全面详解半导体制造工艺与进化.docx

《全面详解半导体制造工艺与进化.docx》由会员分享，可在线阅读，更多相关《全面详解半导体制造工艺与进化.docx（76页珍藏版）》请在三一办公上搜索。

1、全面详解半导体制造工艺与进化目录技术前沿：半导体工艺与进化2?I.BIPOLAR工艺41.1.发展沿革4?BiPolar工艺的优势8?Bipolar工艺的制造流程8?BiPoIar工艺的应用8?2.CMOS工艺9?概述9?CMOS应用15?COMS门电路16?CMOS逻辑电平17?CMOS集成电路的性能特点17?CMOS工作原理及详解18?非门18?与非门工作原理19?或非门工作原理19?三态门的工作原理20?COMS传感器22?CmOSSenSorStaCk22?SenSOrflOOrPian(平面构造图)22?光子(PhotOn)与量子效率(quantumefficiency)24?与量子

2、效率QE有关的几个重要概念25?感光过程26?读取过程26?Sensor动态范围27?Sensor时序28?NoiseinSensor28?COMS技术28?BICMOS工艺373. 1.概述37?BiCoMS器件结构39?BCD工艺404. 1.概述40?BCD首创者-意法半导体42?SOI-CMOS445. 1.概述44?SOl晶圆制造45?GaAs工艺466. 1.概述46?GaAS主要制程46?GaN工艺55?SiC工艺59?磷化纲(InP)工艺64?FinFET工艺6610.1.概述66?SOI与FINFET对比67?什么是FinFET?68?FinFET到底有多牛？70?未来：光与

3、电在芯片里的结合73技术前沿：半导体工艺与进化半导体材料各自下游应用领域的重合度并不高，因此不同半导体材料之间并非代际迭代关系。而磷化钿作为第二代半导体材料，广泛应用于5G通信、数据中心、人工智能、无人驾驶、可穿戴设备等领域，重要性与日俱增。第一代半导体:第二代半导体:第三代半导体:图1半导体工艺集成电路发展到今天，经历从1940年的PN结发现，到1950年BJT三极管发明，再到1963年CMoS电路发明。从单纯基于Si的半导体电路,再到GaAs,GaN,SiGe,InP等化合物半导体集成电路。不断的通过化学材料配比，基本单元的结构革新，以及多种材料融合实现，效率，体积，速度，成本的突破。P型

4、半导体内建电场n型半导体AlO丁大数据半导体制造工艺分类MOS型双极型PNP型1.BIPOLAR工艺1.1.发展沿革1950年发明，早期模拟电路广泛使用BlPOLAR工艺，BIPOALR工艺可以做到非常低的漏电，非常低的噪声，但是BIPoLAR最大问题是实现数字电路比较困难，或者占用面积较大。当电路速度较高时候，整体功耗会比较大。所以纯粹的Bipolar电路在大规模高集成电路中使用的越来越少。发射极七Aw啰据图2BIPOLAR集成电路单元图3BIPOLAR集成电路微元BiPOlar工艺是一种特殊的半导体加工技术，其核心原理是在同一晶片中同时制作PN结和NP结，从而实现NPN或PNP晶体管的制造

5、。3DG6 3AX31外形示意图NPN型硅管 结构图图4 BIPOLAR单元市意图PNP型铸管双极性晶体管,英语名称为BiPOIaTranSiStOr,是双极性结型晶体管的简称,由于其具有三个终端，因此通常将其称为三极管。三极管由两个PN结构成，两个PN结将其分为发射区、基区和集电区，相应的产生三个电极：发射极、基极和集电极。集电极c集电atqc(a)NPN型三及管(b)PNP型三极管图5双极型三极管的结构和副好图场效应晶体管，英语名称为FiekiEffeCtTranSiStor,简称为场效应管，是一种通过对输入回路电场效应的控制来控制输出回路电流的器件。可分为结型和绝缘栅型、增强型和耗尽型、

6、N沟道和P沟道。a)产塌图6BIPOLAR的结型和绝缘栅型、增强型和耗尽型、N沟道和P沟道极。在其栅源间加负向电压、漏源间加正向电压以保证场效应管可以正常工作。所加负向电压越大，在PN结处所形成的耗尽区越厚，导电沟道越窄，沟道电阻越大，漏极电流越小；反之，所加负向电压越小，在PN结处所形成的耗尽区越薄，导电沟道越厚，沟道电阻越小，漏极电流越大。由此通过控制栅源间所加负向电压完成了对沟道电流的控制。Vdsos源/*注入CMOS（Complementary4：补式mos）简单来说，CMoS电路就是在同个基体上建即mos和nmos来达成一个逻辑电路，具有相当。的新八网物上低功率消耗。一、,人小月I9

7、60年被发明，可以用在数字电路，也可以使用在数模混合电路上。对于超过IOMPS以上数模转换的电路，广泛使用CMoS电路，主要是功耗收益比较大，使用CMOS比较容易实现模拟电路和数字电路的集成。CMoS前工序 B阱的制作隔离区的制作：栅极的制作源、漏极的制作CMoS前工序Z钝化层的制作连线的制作接触孔的制作I七AQT大号1.drain(L):gatelength(layoutgatelength)1.eff:effectivegatelength1.d:S/DsidediffusionlengthW/L:aspectratioS,D,G,B:SoiIrCe,drain,gate,body(buN

8、*ov:缴据ICMoS=NMC)S+PMOSHn*SourceZDrainGateOXideP*SourceZDrainSiSTIUSGFBalkSiCMOS应用CMOS被广泛应用在数字电路和模拟电路之中。在数字电路中，由CMOS门电路（非门、或非门、与非门、或门、与门、与或非门、异或门、OD门、传输门、三态门）使得各种逻辑的实现成为可能，让数字电路成为一个丰富多彩的世界。图7CMOS与非门和或非门这些数字门可以相互组合构成更复杂的电路，如利用门电路的固有延迟时间将奇数个反相器首尾相连，就可以做出环形振荡器。GiGz阳G3图8环形振荡器在模拟电路中，CMOS也是基石般的存在。尽管随着电路设计的

9、发展，越来越多类型的器件出现，如DMoS、BJT等，但是CMOS仍然发挥着不可替代的重要作用，并且越来越多的工艺要求将CMoS和其他器件能共同集成，如现在大势的BCD工艺3,将BJT,DMOS,CMOS结合到了一起。p substrate VNPNB SGD DGS BW 山 W k2iJ - Sp-welweHdeep nwllS/B G DTL1NMOSPMOS图9BCD工艺在典型的模拟电路应用中，构成基准电路、LD0、过压保护电路等复杂电路中，CMOS都随处可见。COMS门电路CMOS门电路一般是由MOS管构成，由于MOS管的栅极和其它各极间有绝缘层相隔，在直流状态下，栅极无电流，所以静

10、态时栅极不取电流，输入电平与外接电阻无关。由于MOS管在电路中是一压控元件，基于这一特点，输入端信号易受外界干扰，所以在使用CMOS门电路时输入端特别注意不能悬空。在使用时应采用以下方法：1）、与门和与非门电路：由于与门电路的逻辑功能是输入信号只要有低电平，输出信号就为低电平，只有全部为高电平时，输出端才为高电平。而与非门电路的逻辑功能是输入信号只要有低电平，输出信号就是高电平，只有当输入信号全部为高电平时，输出信号才是低电平。所以某输入端输入电平为高电平时，对电路的逻辑功能并无影响，即其它使用的输入端与输出端之间仍具有与或者与非逻辑功能。这样对于CMoS与门、与非门电路的多余输入端就应采用高

11、电平，即可通过限流电阻(50OQ)接电源。2)、或门、或非门电路：或门电路的逻辑功能是输入信号只要有高电平输出信号就为高电平，只有输入信号全部为低电平时，输出信号才为低电平。而或非门电路的逻辑功能是输入信号只要有高电平，输出信号就是低电平，只有当输入信号全部是低电平时输出信号才是高电平。这样当或门或者或非门电路某输入端的输入信号为低电平时并不影响门电路的逻辑功能。所以或门和或非门电路多余输入端的处理方法应是将多余输入端接低电平，即通过限流电阻(50OQ)接地。CMOS逻辑电平高速CMOS电路的电源电压VDD通常为+5V；VSS接地，是0V。高电平视为逻辑“1”，电平值的范围为：VDD的65%V

12、DD(或者VDD1.5VVDD)低电平视作逻辑“0”，要求不超过VDD的35%或01.5V+1.5V+3.5V应看作不确定电平。在硬件设计中要避免出现不确定电平。随着技术的发展，单片机的电源呈下降趋势。低电源电压有助于降低功耗。VDD为3.3V的CMOS器件已大量使用。在便携式应用中，VDD为2.7V,甚至1.8V的单片机也已经出现。将来电源电压还会继续下降，降到0.9V,但低于VDD的35%的电平视为逻辑“0”，高于VDD的65%的电平视为逻辑“1”的规律仍然是适用的。CMOS集成电路的性能特点微功耗一CMOS电路的单门静态功耗在毫微瓦(nw)数量级。高噪声容限一CMOS电路的噪声容限一般在

13、40%电源电压以上。宽工作电压范围一CMOS电路的电源电压一般为L518伏。高逻辑摆幅一CMoS电路输出高、低电平的幅度达到全电为VDD,逻辑“0”为vss。高输入阻抗-CMoS电路的输入阻抗大于108Q,一般可达1010o高扇出能力-CMOS电路的扇出能力大于50o低输入电容-CMOS电路的输入电容一般不大于5PFo宽工作温度范围一陶瓷封装的CMOS电路工作温度范围为55125；塑封的CMOS电路为-4085。CMOS工作原理及详解由于两管栅极工作电压极性相反，故将两管栅极相连作为输入端，两个漏极相连作为输出端，如图(a)所示，则两管正好互为负载，处于互补工作状态。当输入低电平(Vi=VSS

14、)时，PMOS管导通，NMoS管截止，输出高电平，如图(b)所示。当输入高电平(Vi=VDD)时，PMOS管截止，NMOS管导通，输出为低电平，如图(C)所示。两管如单刀双掷开关一样交替工作，构成反相器。CMoS电路基本结构示意图以少工”三非门(反向器)是最简单的门电路，由一对CMoS管组成。其工作原理如下:北门原理图逻辑符号A端为高电平时，P型管截止，N型管导通，输出端C的电平与VSS保持一致，输出低电平；A端为低电平时，P型管导通，N型管截止，输出端C的电平与VDD一致，输出高电平。三与非门工作原理_Vss输入输出ABCOO111I()1I1OA与非门原户图逻辑符号其值表ArZi三、A、B

15、输入均为低电平时，1、2管导通，3、4管截止，C端电压与VDD一致，输出高电平。、A输入高电平，B输入低电平时，1、3管导通，2、4管截止，C端电位与1管的漏极保持一致，输出高电平。、A输入低电平，B输入高电平时，情况与类似，亦输出高电平。、A、B输入均为高电平时，1、2管截止，3、4管导通，C端电压与地一致，输出低电平。倒翻或非门工作原理Vdd偷入愉出ABC00IQ101001I0真值表逻辑符号.AOTzg、A、B输入均为低电平时，1、2管导通，3、4管截止，C端电压与VDD一致，输出高电平。、A输入高电平，B输入低电平时，1、4管导通，2、3管截止，C端输出低电平。、A输入低电平，B输入高

16、电平时，情况与类似，亦输出低电平。、A、B输入均为高电平时，1、2管截止，3、4管导通，C端电压与地一致，输出低电平。注：将上述“与非”门、“或非”门逻辑符号的输出端的小圆圈去掉，就成了“与”门、“或”门的逻辑符号。而实现“与”、“或”功能的电路图则必须在输出端加上一个反向器，即加上一对CMoS管，因此，“与”门实际上比“与非”门复杂，延迟时间也长些，这一点在电路设计中要注意。述:翻三态门的工作原理C当控制端C为“1”时，N型管3导通，同时，C端电平通过反向器后成为低电平，使P型管4导通，输入端A的电平状况可以通过3、4管到达输出端Bo当控制端C为“0”时，3、4管都截止，输入端A的电平状况无

17、法到达输出端B,输出端B呈现高电阻的状态，称为“高阻态”。这个器件也称作“带控制端的传输门”。带有一定驱动能力的三态门也称作“缓冲器”，逻辑符号是一样的。注：从CMOS等效电路或者真值表、逻辑表达式上都可以看出，把“0”和“1”换个位置，“与非”门就变成了“或非”门。对于“1”有效的信号是“与非”关系，对于“0”有效的信号是“或非”关系。上述图中画的逻辑器件符号均是正逻辑下的输入、输出关系，即对“1”（高电平）有效而言。而单片机中的多数控制信号是按照负有效（低电平有效）定义的。例如片选信号CS（ChiPSeIect）,指该信号为“0”时具有字符标明的意义，即该信号为“0”表示该芯片被选中。因此

18、，“或非”门的逻辑符号也可以画成下图。按负仃效定义的或非门逻辑符号川方方谡COMS传感器画翩Cmossensorstack以手机相机为例，如下的构造和堆栈类似，光线进入物镜、通过IRCUt（过滤掉红外光）、进入MiCOlerlS（SenSor每个像素上都有一个微镜头，更利于聚光）、COk）rFilter（用来过滤出光线中的RGB颜色分量的滤光板）、透射到SenSorArray（像素阵列，是bayer格式）、最后是PCB电路板。物镜画翻SenSOrflOorPIan（平面构造图）OpticalBlackOpticalBlack:光遮断黑电平，用金属遮盖住这一部分的光线，让其完全不感光，体现出的颜

19、色就是OPtiCaIbIack；Dummyborder：不用的一部分像素；Powermanagement：电源管理模块；Control/processing/memory：有OTP、.READOUT：输出电路，把感光元器件的感光值变为数字值，给读出来；每个有效像素都是下图中的结构(反向偏置的感光二极管+MOS电容)，当在二极管上施加反向偏置电压时，他就变成了一个电容，加反向电压就是给电容充电，在二极管里面形成电荷，对于这种光电二极管来说，当反向充电充满后，由于光子的摄入，会导致内部激发出新的电子和供缺对，与原来充电形成的电子和供缺对进行配对放电,形成电流(LPh),由于光子的激发产生的光电流，

20、光电流经过右边的电容器累计电荷进行充电的动作，把电流变成电压输出出去，这就是一个基本的感光元件的基本结构,不止camerasensor,其他光谱产品也是用的类似结构；vdiAIs大怨场翩光子（Photon）与量子效率（quantumefficiency）由于光线的波长及频率不同，则每种色光的光子所载有的能量是不同的,如下蓝色光光子是4.41E-19焦耳；光子能量：E=h（普朗克宏量）*c（光速）/入（光的波长）总能量：TotaLPoWer=SUm_of（allphotons）所有光子能量的和；量子效率：QE=I3inthiscase（如上图，3个光子形成1个电荷）；4.41E19 焦耳EA2T

21、大数据Color filter画翻与量子效率QE有关的几个重要概念QE：是衡量某个颜色通道某个频率/波长的光子转换成电子的效率；IRcuter：CUtnearlR（用于去掉camrea近红外不可见光）；Crosstalk：用于衡量整个成像模组的性能指标（包括lens、colorfilterIRSenSOr）理想情况下经过CoIOrfnter每个RGBpixel都只感受其对应颜色的光，如图2所示，但现实是因为不同的模组，工艺，使得每个颜色通道的感光都是交叠的，如图1.所示，PiXel不能完全被一个颜色通道的光所激发的情况叫Crosstalk,Crosstalk越小越好，所以ISP会有一个ccm的

22、模块用来矫正这个问题（相当于我要算b通道的颜色分量时，要把g,r通道的响应要减去）；Sensitivity=QE*Pixel_Size（Sensitivity也就是像素对光的敏感程度，即同样的光子我能激发多少的电荷）;三感光过程充电-resetnOOOOpOOOO咸,unoooopOOOOO放电nOOOpOOO Q = Ne X e X QE Q = VxC V = QC心,AK汀大数据1、充电：先对光电二极管进行充电，N是电子，P是空穴（模拟电路中的两种载流子，带有负电荷和正电荷），当对二极管施加反向电压时，就相当于对二极管的容性进行充电，在二极管上就形成了如图，上面4个电子，下面4个空穴；

23、2、感光：当有光子进来时，光电二极管进行光电效应，就会激发一个电子和空穴的配对，就会与原来存在的电子和空穴进行融合（正负融合）就形成了光电流，光电流在mos电容上面形成充电效应，就会产生一个电压的变化，如果原来是0，现在增加的就是AV；3、放电：从二极管的角度来看，电荷数也就是电子数和空穴数变少了（光子激发了电子和空穴的配对），（!（电荷变化）=Ne（光子数）*e（单个电荷的能量）*QE（光电转换效率）；Q（电容）=V*C（电容的大小），ZV=ZQC（电容处输出的电压，对应上了电荷的变化，也就是把光电效应和输出电压联系起来了，实现了光子到电压的转换，后面会再有进一步的电路再去处理电压值）；理;

24、翻读取过程如下，经过感光过程得到从e到V的变化，实现了感光程度可以量化的一个数值，接着信号经过模拟放大器放大，接着通过AD转换器，变为数字信号。从时间轴上来看，ReSet（充电过程），把所有光电二极管充满电，让其变为FullWell,接着等待一段时间进行感光（也就是曝光时间），最后读取电路，总共对SenSOr操作的时间为：Total_time=reset_teme+exposure_time+readout_time（resetjime比较小，有时计算不精确时，可以忽略掉）；画翻Sensor动态范围1 ：FullwellCapacity2 ：DarkCurrent3 ：FillFactorAI

25、OT!g如上图，中间部分为器件感光部分（用来存储光生电荷的电场，叫势阱），势阱越大。能容纳的电子越多，SenSOr的动态范围则越大，这涉及到如下几个概念：1、FullwellCapacity：电荷累积到一定程度，势阱满了，电荷就会溢出，所以电荷累计到什么程度势阱会满的程度就叫Fullwell；2、DarkCurrent:势阱底部始终存在不感光的电荷，他是与物理器件、半导体的工艺缺陷，是无法避免的，也是造成blacklevel的原因；3、FillFactor:是中间感光部分的阱的面积除以整个PCB的面积；DynamicRange=SaturationZblacklevel（Saturation由

26、Fullwell决定，blacklevel由DarkCurrent决定，对WDR的sensor来说是一个非常重要的指标）；画翻SenSor时序 Reset V_PhotoDiode2甯4岁-掩腻此步骤是光刻工艺的延续。在此步骤中,便再稹板制作所需的开放图案。该模板用作光刻胶上的掩模。衬底现在暴露于紫外线下，掩模暴露区域下的光刻胶被聚合。UVraysJi7 n 几 n n fPhotoresistoxidationPSubstrate.C,Ajrz-s第5步.去除未曝光的光刻胶:去除掩模，并通过使用三氯乙烯等化学品显影晶片来溶解未曝光的光刻胶区域。PhotoresistoxidationP-Su

27、bstrate第6步蚀刻：将晶片浸入氢氟酸蚀刻溶液中，去除掺杂剂扩散区域的氧化物。PhotoresistoxidationPSubstrata第7步-去除整个光刻胶层：在蚀刻过程中，受光刻胶层保护的Si2部分不受影响。现在用化学溶剂（热H2SO4）剥离光刻胶掩模。OxidationP-Substrate步骤8-N阱的形成：n型杂质通过暴露区域扩散到P型衬底中，从而形成N阱。Oxidationn-WeUP-SubstratezJ9r2h三n-WeU第9步-去除SK)2：现在使用氢氟酸去除SiO2层。P-Substrate第10步多晶硅沉积：CMoS晶体管的栅极未对准会导致不需要的电容，从而损坏电

28、路。因此，为了防止这种“自对准栅极工艺”，最好在使用离子注入形成源极和漏极之前形成栅极区域。多晶硅用于栅极的形成是因为它可以承受大于8000Oe的高温，当晶片经过退火方法形成源极和漏极时。多晶硅通过使用化学沉积工艺沉积在栅极氧化物薄层上。多晶硅层下方的这种薄栅极氧化物可防止栅极区域下方的进一步掺杂。步骤11栅极区域的形成：除了为NMOS和PMOS晶体管形成栅极所需的两个区域外，多晶硅的剩余部分被剥离。第12步一氧化工艺：在晶圆上沉积一层氧化层，作为进一步扩散和金属化工艺的屏蔽层。制作小间隙。口Lrn-WellP-Substrate,-.C-,-iI9I三;1使用扩散工艺开发f三个n+成域，用于

29、形成NMOS的端子。第14步-去除氧化物：剥去氧化层。第15步-P型扩散：类似于用于形成PMOS的p型扩散端子的n型扩散。便为不需要端子的晶圆区域形成保护层。个晶片上。步骤19端子的形成：在去除多余金属端子后形成的间隙中，形成互连。NMOSPMOSCMOS工艺目前已经发展到3nm的时代，但是这些基本上主要数字电路追求工艺节点。但是针对模拟电路为主或者数模混合电路居多的芯片，当前芯片主要分布在18Onm到28nm之间。主要工艺节点有180nm,130nm,IlOnm,90nm,65nm,55nm,40nm和28nm等。如果电路中没有超高速转换器或者高速接口电路，基本CMOS工艺节点在90nm及以

30、上比较多，65nm及以下节点则更加适用于高速转换器，高速接口的电路中。CMOS电路被用在射频应用时候,一般很难突破6GHz频率，超过6GHz之后，噪声和线性会快速下降。更高的工艺节点有利于数字电路速度提高并且有效降低尺寸，但是也会带来漏电流会变大，投片费用也较高。较低的工艺节点会限制运行速度，尺寸上也会比较大，但是漏电流更小，投片费用也更低。针对模拟电路，特别是数模混合电路而言，选择合适的工业节点是至关重要的。CMOS作为标准半导体电路，随着手机，计算器和超算等行业的发展，以及摩尔定律发展，工艺要求不断提高，目前已经开始迈入3nm的时代，2021年TSMC的28nm及以上工艺收入已经占据的80

31、%。在巨大的投入情况下，芯片厂商即使是IDM已经很难在最高自建生产线的，而是通过代工方式实现生产。Source/Drain epitaxy removalSiNTri-Iayer (SiN/SiO/SiN) spacer depositionRemove ILDy SAC MOL (SAC / COAG) cap, TS cap, SiO layerAirspacerLateIntegrationsubstratePinch-offtoformairspacer?.BICMOS工艺3.1.概述BIMOS就是CMOS和BIPOLAR的混合，就是在CMOS的基础上生长BIPOLAR,由于BIPOL

32、AR可以做到非常低的漏电电流和噪声，针对数模混合电路，特别是低噪声或者低偏移的数模混合电路使用BICMOS即可以发挥CMOS的功耗的优势，又可以兼顾模拟高性能特性。把双极型晶体管(BJT)和CMOS器件同时集成在同一块芯片上的新型的工艺技术，它集中了上述单、双极型器件的优点，两者“交叉”结合，取长补短，调和折衷，为发展我国高速、高性能的各种通信、信息处理和网络电路、通信用模拟/数字混合微电子电路和数字通信用超大规模集成电路(数字通信VLSl)开辟了一条崭新的道路。CMOS工艺和BiPOIar工艺是两种主要的硅集成电路工艺，它们有各自的优点。CMOS器件有集成度高、功耗低、输入阻抗高等优点。Bi

33、POIar器件有截止频率高、驱动能力大、速度快、噪声低等优点。它们的优缺点正好互相补充，将它们集成同一芯片上形成BiCMOS工艺，制得的器件性能定将超出单一工艺。形成BiCMOS工艺的方案现有很多，大致可归纳为两大类：一类是以CMOS工艺为基础，另一类是以Bipolar工艺为基础。采用原有的2umN阱CMOS工艺基础上选用双埋层、双阱、外延结构来形成BiCMOS工艺。BICMOS,BICMOS=Bipolar+CMOS,一般有两种类型的BlCMOS,一种是以BiPOlar工艺为基础，将CMOS加入到BiPOlar工艺中，这种BlCMOS工艺的器件特性以BiPOlar器件为主,CMOS器件为辅,

34、CMOS器件特性并不是最佳,Bipolar器件特性可以达到很好的程度；另一种以CMoS器件为主，BiPOIar器件为辅，CMOS器件特性可以达到比较好的程度，BiPOlar特性一般，简单的甚至直接只是加一个Base区域，Bipolar器件只是起到最基本的作用,比如做badgap用,提供一个参考电压。两种BICMOS工艺不论侧重点如何，只要满足设计的需求即可，在这个客户导向的时代，只要你能给代工厂足够的订单，代工厂就能拿出足够诚意来满足客户的各种需求。BiCMOSSiGe工艺，还广泛使用在射频与微波的器件上，当前SiGe的BIMOS 可以工作在28GHz,可以用在毫米波频段，替代GaAS的工艺。

35、nMOSPMOS双根npn幽入n阱RPM(IE*fi-J11pn集电极)P，!埋层(n、理上)Sif-J二三朦涔糜T一下面是BiCMOS结构的一例。先在基板上形成n阱，再在其中形成npn型的双极结型三极管。通过扩散形成半导体结的工艺，要设法在CMOS和双极结型之间通用化，使工艺尽可能简约，工艺路线尽可能短。多晶硅槛多晶注榔漏源漏发射极基极集电极PP4p基板n沟道MOSP沟道MoS11P11双城：；HDT大多喝?.2.BiCoMS器件结构现在大量的BiCMOS都已实现制品化，但在确保功能的基础上，为了实现工艺方便、结构简单，每一种的工艺顺序和组合是千差万别的。所谓Soi(Silicononlns

36、ulatingSubstrate),是在绝缘体层之上形成Si层制成SOI基板,再按如前所述的方法，在Sol基板上形成器件。经多年的研究开发，Sol器件已有各种类型的产品面市。与使用硅晶圆的情况相比，使用Sol基板由于不受普通Si基板固有容量的限制，有可能实现器件的更高性能化。SOl基板的制作方法，有晶圆键合法和通过氧离子注入硅基板内部形成绝缘层而被称为SIMOX(SeparationbyIMplantedOXygen)的方法。这两种方法都是复合工艺的产物，此后又都有各种各样的变化和进展。20世纪60年代后期，通过在蓝宝石基板上外延硅单晶层，开发出SOS(SiliConOnSaPPhire)器件

37、。通过优化外延条件可以控制并提高硅单晶外延层的质量，甚至可以按要求制作SLGe层及梯度材料层等，人们期待这种方法会在半导体材料创新方面有所作为。图二表示SOl基板上形成的器件的断面结构。(a)采用SIMOX或键合基板。通过SIMOX或键合结构，SiOz之下的硅只是作为支持台，对于器件特性完全没有任何贡献。因此,采用(b)所示的蓝宝石基板。多晶硅棚多晶硅棚CVDSiO2硅（n 型）Sol基板支撑基板睢掷/化膜n沟道MoS一P沟道MOS(a) SIMOX或键合基板多晶喔栅多品畦椭棚就化膜楣瓯化膜绝缘基板(蓝宝石)n沟道MOS-.P沟道MOS(b)蓝宝石基板图11使用SOI基板的器件结构如图所示，即使支