计算机组成原理课件第07章.ppt

《计算机组成原理课件第07章.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理课件第07章.ppt（49页珍藏版）》请在三一办公上搜索。

1、计算机组成原理,主讲教师：何霖,第七章,总线系统,总线技术是计算机系统的一个重要技术。有的学者称PC就是由CPU、总线系统、操作系统三部分组成，虽然语言描述过于简练，但足以看出总线技术在计算机领域中的地位。本章着重介绍总线系统的基本概念及其分类、结构和总线控制逻辑。,一、总线的基本概念,总线是构成计算机系统的互连机构，是多个系统功能部件之间进行数据传送的公共通路。借助于总线连接，计算机在各系统功能部件之间实现地址、数据和控制信息的交换，并在争用资源的基础上进行工作。总线实际上是由许多传输线或通路组成，每条线可传输一位二进制代码，一串二进制代码可在一段时间内传输完成。,一个单处理器系统中的总线大

2、致分为三类：内部总线：CPU内部连接各寄存器及运算 部件之间的总线。系统总线：CPU同计算机系统的其它高速 功能部件，如存储器、通道等 互相连接的总线（双向数据总 线、单向地址总线、控制总线）。I/O总线：中、低速I/O设备之间互相连接 的总线。,1、总线性能参数,1）总线带宽 亦称总线传输率，用来描述总线传输数据的快慢。用总线上单位时间（每秒）可传送数据量的多少来表示，常用单位为MB/s。如符合AGP 2规范的AGP总线带宽为528 MB/s。2）总线位宽 总线位宽是指总线一次能传送二进制数的数据量，单位为bit（位）。总线位宽越大，则每次通过总线传送的数据越多，总线带宽也越大。,3）总线工

3、作时钟频率 简称总线时钟，用以描述总线工作速度快慢，用总线上单位时间（每秒）可传送数据的次数表示，常用单位为MHz。总线时钟频率越高，单位时间通过总线传送数据的次数越多，总线带宽也就越大。由于计算机中不同设备的速度不同，需要的数据量多少也不同，因而通向不同设备的总线时钟也不尽相同，需要将系统时钟经分频供给不同的设备和总线使用。,例：对安装有133MHz外频PCPU主板构成的系统来说，系统时钟为133MHz，AGP通道工作于66MHz（系统时钟二分频）；而PCI总线则工作于33MHz（系统时钟四分频）。,4）带宽、位宽、总线时钟的关系 总线带宽=总线位宽总线时钟例：某总线在一个总线周期中并行传送

4、4B的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则其带宽为：4B33106/s=132MB/s。若一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，则总线带宽为：8B66106/s=528MB/s。,例：符合AGP 2规范的AGP总线，总线时钟为66MHz，位宽为32位，采用双脉冲沿数据传输技术，每时钟周期可传输两次数据，其带宽为：266MHz32bit8=528MB/s,2、总线的特性 从物理角度看，总线就是一组电导线，许多导线直接印制在电路板上，延伸到各个部件。如下图示：,为了保证系统正确有效的工作，必须规定其相关特性。,1）、物理特性 物理特性是指

5、总线的物理连接方式，如总线的根数，总线的插头、插座的形状，引脚线的排列方式等等。它确保物理上的可靠连接。2）、电气特性 电气特性定义每一根线上信号的传递方向及有效电平范围。确保电气上正确连接。有输入信号（送入CPU的信号）、输出信号（从CPU发出的信号）之分。总线的电平符合TTL电平的定义。,3）、功能特性 功能特性描述总线中每一根线的功能。确保正确地连接各不同部件。如地址总线指出地址号，其宽度指明了总线能够直接访问存储器的地址空间范围；数据总线传递数据，其宽度指明了访问一次存储器或外设时能够交换数据的位数；控制总线包括CPU发出的各种控制命令、请求信号与仲裁信号、外设与CPU的时序同步信号、

6、中断信号、DMA控制信号等等。4）、时间特性 时间特性定义了每根线在什么时间有效。只有规定了总线上各信号的时序关系，CPU才能正确无误地使用。,3、总线的标准化 相同的指令系统，相同的功能，不同厂家生产的各功能部件在实现方法上几乎没有相同的，但各厂家的相同功能部件却可以互换使用，其原因就是因为他们都遵守了相同的总线系统的要求总线标准。所谓总线标准，可视为系统与各模块、模块与模块之间的一个互连的标准界面。这个界面对它两端的模块都是透明的。按总线标准设计的接口可视为通用接口。微型机系统中采用的总线标准有：、系统总线,ISA（Industrial Standard Architecture）总线：I

7、BM的AT总线，16位，带宽8MB/s。EISA（Extended Industrial Standard Architecture）：在ISA基础上扩充开放的总线标准，主要用于286机，对ISA完全兼容。32位，带宽33.3MB/s。MCA（Micro Channel Architecture)：IBM在推出其第一台80386系统时创建的新型系统总线标准。与ISA完全不兼容。VESA（Video Electronic Standard Association 视频电子标准协会）：局部总线标准VL-BUS，32位，带宽132MB/s，只适合于486的一种过渡标准。PCI（Peripheral

8、Component Interconnect 外部设备互连总线）：Intel公司开发，32位，传输速率可达132MB/s；可扩充到64位，264MB/s。,、设备总线 IDE（Integrated Drive Electronics集成驱动电子设备），是一种在主机处理器和磁盘驱动器之间广泛使用的集成总线。硬盘及光盘驱动器。SCSI（Small Computer System Interface小型计算机系统接口），各种计算机的系统接口。与IDE相比，能明显提高I/O速度，容易连接更多设备。但需专用SCSI接口卡，贵。VESA（Video Electronics Standard Associa

9、tion），是针对MPC要求高速传送运动图像的大量数据而设计的。由PCI取代。AGP（Accelerated Graphics Port加速图形端口），是一种新型视频接口技术标准，为传输视频和三维图形数据提供了切实可行的解决方案。32位，66MHz，能以133MHz工作，最高传输率高达533Mbps，是PCI的4倍。USB（Universal Serial Bus通用串行总线），基于通用的连接技术，可实现外设的简单快速连接，支持热插拔，成本低。,二、总线的连接方式,单机系统中，根据连接方式不同，采用的总线结构有三种基本结构：,1、单总线结构 在计算机中，使用单一的系统总线来连接CPU、主存和I

10、/O设备，叫单总线结构。如图示：,单总线系统最明显的特点是当I/O与主存交换信息时，原则上不影响CPU的工作，CPU仍可继续处理不访问主存或I/O的操作，这可提高CPU的工作效率。但由于所有逻辑部件都挂在同一个总线上，总线只能分时工作，当某一时刻各部件都要占用时，就会出现争夺现象，因此，总线内必须设判优机构，让各部件按优先级高低占用总线，这会影响整机工作速度；同时，要求连接到总线上的逻辑部件必须高速运行，以便能迅速获得或放弃总线控制权，否则，可能导致很大的时间延迟。单总线系统中，主存与外设采用统一编址。单总线结构易扩展成多CPU系统，只要在总线上挂接多个CPU即可。,2、双总线结构,该结构在C

11、PU和主存之间专门设置了一组高速存储总线，使CPU可通过专用总线与存储器交换信息，并减轻了系统总线的负担；同时主存仍可通过系统总线与外设之间实现DMA操作，而不必经过CPU。此结构简单易扩充。,3、三总线结构,它是在双总线系统的基础上增加I/O总线形成的。其中系统总线是CPU、主存与通道（IOP）之间进行数据传送的公共通路；I/O总线是多个外部设备与通道之间进行数据传送的公共通路。通道方式进一步提高了CPU的效率。,三、总线结构对计算机系统性能的影响,在计算机系统中，总线结构对系统的性能有很大影响。下面从三个方面来讨论这种影响。,最大存储容量：总线结构对最大存储容量也会产生一定影响。在单总线系

12、统中，由于某些地址必须用于外围设备，最大存储容量必须小于由计算机字长所决定的可能的地址总数。在双总线系统中，对主存和外设进行存取的判断是利用各自的指令操作码。主存地址和外设地址出现于不同的总线上，所以存储容量不会受到外设的影响。,指令系统：在单总线系统中，访问主存和I/O传送可使用相同的操作码或者说使用相同的指令，但它们使用不同的地址。在双总线系统中，访存操作和I/O操作各有不同的指令，由操作码规定是使用存储总线还是使用系统总线。吞吐量：计算机系统的吞吐量是指流入、处理和流出系统的信息的速率。在三总线系统中，由于将CPU的一部分功能下放给通道，由通道对外设统一管理并实现外设与主存之间的数据传送

13、，因而系统的吞吐能力比单总线系统强得多。,四、总线的内部结构,早期总线的内部结构实际上是处理器芯片引脚的延伸，是处理器与I/O设备适配器的通道，总线结构与CPU紧密相关，通用性较差；并且CPU是总线上的唯一主控者，不能满足多CPU环境的要求。,当代流行的总线内部结构由一些标准总线组成，追求与结构、CPU、技术无关的开发标准，并满足包括多个CPU在内的主控者环境需求。如图示：,此结构中，CPU和它的私有的Cache一起作为一个模块与总线相连。系统中允许有多个这样的处理器模块。而总线控制器完成几个总线请求者之间的协调与仲裁。整个总线分成如下四个部分：,数据传送总线：一般是32条地址线，32或64条

14、数据线及控制线。为了减少布线，64位数据的低32位数据线和地址线采用多路复用方式。仲裁总线：包括总线请求线和总线授权线。中断和同步线：用于处理带优先级的中断操作，包括中断请求线和中断认可线。共用线：包括时钟信号线、电源线、地线、系统复位线以及加电或断电的时序信号线等。,五、总线结构实例,大多数计算机采用了分层次的多总线结构。在这种结构中，速度差异较大的设备模块使用不同速度的总线，而速度相近的设备模块使用同一类总线。这不仅解决了总线负载过重的问题，而且使总线实际简单，并能充分发挥每类总线的效能。Pentium计算机的总线结构就是一个三层次的多总线结构，即有CPU总线、PCI总线和ISA总线。如图

15、是其主板的总线结构框图：,CPU总线：也称CPU-存储器总线，是一个64位数据线和32位地址线的同步总线。总线时钟频率为66.6MHz（或60MHz）。此总线可连接4128MB的主存，主存扩充容量是以内存条形式插入主板有关插座来实现的。它还接有L2级cache。主存控制器和cache控制器芯片用来管理CPU对主存和cache的存取操作。CPU是这条总线的主控者，但必要时可放弃总线控制权。,PCI总线：是一个32（或64位）的同步总线，32位（或64位）数据/地址线是同一组线，分时复用。总线时钟频率为33.3MHz，总线带宽是132MB/s。PCI总线采用集中式仲裁方式，有专用的PCI总线仲裁器

16、。主板上一般有3个PCI总线扩充槽。PCI总线用于连接高速的I/O设备模块，如图形显示器适配器、硬盘控制器等。它通过“桥”芯片，上面与更高速的CPU总线相连，下面与低速的ISA总线相接。,ISA总线：用于连接低速I/O设备模块。主板上一般留有34个ISA总线扩充槽，以便使用各种16位/8位适配器卡。该总线支持7个DMA通道和15级可屏蔽硬件中断。另外，ISA总线控制逻辑还通过主板上的片级总线与实时钟/日历、ROM、键盘和鼠标控制器（8042微处理器）等芯片相连接。,此结构中，CPU总线、PCI总线、ISA总线通过两个“桥”芯片连成整体。桥芯片在此起到了信号速度缓冲、电平转换和控制协议的转换作用

17、。习惯上将CPU总线PCI总线的称为北桥，将PCI总线ISA总线的桥成为南桥。Pentium机总线系统中有一个核心逻辑芯片组，简称PCI芯片组，包括主存控制器和cache控制器芯片、北桥芯片和南桥芯片。此芯片组叫Intel 430、440系列。,一、总线的仲裁,连接到总线上的功能模块有主动和被动两种形态（如CPU即可作主方也可作从方；而存储器只能作从方）。主方可以启动一个总线周期，而从方只能响应主方的请求。每次总线操作，只能有一个主方占用总线控制权，但同一时间里可有多个从方。为了解决多个主设备同时竞争总线控制权的问题，必须具有总线仲裁部件，按一定的优先级顺序选择其中一个主设备作为总线的下一次主

18、方。按照总线仲裁电路的位置不同，可分为集中式仲裁和分布式仲裁两种仲裁方式。,1、集中式仲裁 此方式中每个功能模块有两条线连到中央仲裁器：一是送往仲裁器的总线请求信号线BR，一是仲裁器送出的总线授权信号线BG。1）、链式查询方式 主要特点：总线授权信号BG串行地从一个I/O接口传送到下一个I/O接口。若BG到达的接口有总线请求，BG信号便不再往下查询，这意味着该I/O接口就获得了总线控制权，并建立总线忙BS信号，表示它占用了总线。（如图示）,显然，在查询链中离中央仲裁器最近的设备具有最高优先级。优点：只用很少几根线就能按一定优先次序实现总线仲裁，且易扩充设备。缺点：对查询链的电路故障很敏感；查询

19、链的优先级是固定的，如果优先级高的设备出现频繁的请求时，那么优先级低的设备可能长期不能使用总线。,2）、计数器定时查询方式,总线上的任一设备要求使用总线时，通过BR线发出总线请求。中央仲裁器接到请求信号后，在BS线为0的情况下让计数器开始计数，计数值通过一组地址线发向各设备。当地址线上的计数值与请求总线的设备地址相一致时，该设备置BS为1，获得了总线使用权，此时终止计数查询。此方式比较灵活。,3）、独立请求方式 此方式中，每一个共享总线的设备均有一对总线请求线BRi和总线授权线BGi。当设备要求使用总线时，便发出该设备的请求信号。中央仲裁器中有一个排队电路，它根据一定的优先次序决定首先响应哪个

20、设备的请求，给设备以授权信号BGi。响应时间快，对优先次序的控制相当灵活。当代总线标准普遍采用此方式。,2、分布式仲裁 分布式仲裁不需要中央仲裁器，而是将控制逻辑分散在与总线连接的各个部件或设备上。,二、总线的定时,总线在完成一次传输周期时，可分为四个阶段：申请分配阶段：由需要使用总线的主方提出申请，经总线仲裁机构决定下一传输周期的总线使用权并授予某一申请者；寻址阶段：取得了总线使用权的主方，通过总线发出从模块的地址及有关命令，启动参与本次传输的从模块；传数阶段：主从模块交换数据，数据由主方发出经数据总线流入从方；结束阶段：主模块的有关信息均从总线上撤除，让出总线控制权。为了同步主从双方的操作

21、，必须制订定时协议：即各事件出现在总线上的时序关系。,1、同步定时 在同步定时协议中，事件出现在总线上的时刻由统一的总线时钟信号来确定。下图为一个读数据的同步时序例子。,所有事件都出现在时钟信号的前沿，大多数事件只占据单一时钟周期。,CPU首先发出读命令并将地址放到地址线上，亦可发出一个启动信号，指明控制信息和地址信息已出现在总线上。,从方识别地址码，经一个时钟周期延迟后，将数据和认可信息放到总线上，被CPU读取。,同步定时具有较高的传输频率，适用于总线长度较短、各功能模块存取时间比较接近的情况。由于同步总线必须按最慢的模块来设计公共时钟，当各模块存取时间相差很大时，会大大损失总线效率。,2、

22、异步定时 在异步定时协议中，后一事件出现在总线上的时刻取决于前一事件的出现，即建立在应答式或互锁机制基础上。它不需要统一的公共时钟信号，总线周期长度可变。下图为读数据的异步时序。,CPU发出读命令和存储器地址信号，经一段时延，待信号稳定后，它启动主同步MSYN信号，这个信号引发存储器以从同步SSYN信号予以响应，并将数据放到数据线上。,SSYN信号使CPU读数据，然后撤消MSYN信号，MSYN信号的撤消又使SSYN信号撤消，最后地址线、数据线上不再有有效信号，于是读数据总线周期结束。,异步定时可分为三种类型：不互锁方式：主模块发出请求信号后，不等接到从模块的回答信号，而是经过一段时间，确认从模

23、块已收到请求信号后，便撤消其请求信号；从设备接到请求信号后，在条件允许时发出回答信号，并且经过一段时间，确认主设备已收到回答信号后，自动撤消回答信号。通信双方并无互锁关系。,半互锁方式：主模块发出请求信号后，待接到从模块的回答信号后再撤消其请求信号，存在简单的互锁关系；而从模块发出回答信号后，不等待主模块回答，在一段时间后便撤消其回答信号，无互锁关系。,全互锁方式：主模块发出请求信号，待从模块回答后再撤消其请求信号；从模块发出回答信号，待主模块获知后，再撤消其回答信号。,异步定时的优点是总线周期长度可变，不把响应时间强加到功能模块上，因而允许快速和慢速的功能模块都能连接到同一总线上。但较复杂，

24、成本高。,三、总线数据传送模式 当代的总线标准大都能支持以下四类模式的数据传送：,读、写操作：读操作是由从方到主方的数据传送；写操作是由主方到从方的数据传送。一般，主方先以一个总线周期发出命令和从地址，经过一定的延时再开始数据传送总线周期。为了提高总线利用率，减少延时损失，主方完成寻址总线周期后可让出总线控制权，以使其它主方完成更紧迫的操作。然后再重新竞争总线，完成数据传送总线周期。,块传送操作：只需给出块的起始地址，然后对固定长度的数据一个接一个地读出或写入。对于CPU（主方）存储器（从方）而言的块传送，常称为猝发式传送，其块长一般固定为数据线宽度（存储器字长）的4倍。,写后读、读修改写操作

25、：只给出地址一次，或进行先写后读操作（用于校验目的），或进行先读后写操作（用于多道程序系统中对共享存储资源的保护）。这两种操作和猝发式操作一样，主方掌管总线直到整个操作完成。广播、广集操作：允许一个主方对多个从方进行写操作广播；与此相反的操作称为广集，它将选定的多个从方数据在总线上完成AND或OR操作，用以检测多个中断源。,习题,一、选择题1、系统总线中控制线的功能是_。A 提供主存、I/O接口设备的控制信号响应信号 B 提供数据信息 C 提供时序信号 D 提供主存、I/O接口设备的响应信号 2、在_的微型计算机系统中，外设可和主存贮器单元统一编址，因此可以不使用I/O指令。A 单总线 B 双

26、总线 C 三总线 D 多总线,3、系统总线地址的功能是_。A 选择主存单元地址；B 选择进行信息传输的设备；C 选择外存地址；D 指定主存和I/O设备接口电路的地址；二、填空题1、当代流行的标准总线内部结构包含_总线、_总线、_总线、公用总线。2、衡量总线性能的重要指标是_，它定义为总线本身所能达到的最高_。,3、微型机算计机的标准总线从16位的_总线，发展到32位的_总线和_总线，又进一步发展到64位的PCI总线。4、总线是构成计算机系统的_，是多个_部件之间进行数据传送的 _通道。5、为了解决多个_同时竞争总线_，必须具有_部件。6、总线有_特性，_特性，电气特性，_特性。7、当代流行的标

27、准总线追求与_、_、_无关的开发标准。8、总线仲裁部件通过采用._策略或_策略，选择其中一个主设备作为总线的下一次主方，接管_。,9、总线定时是总线系统的核心问题之一。为了同步主方、从方的操作，必须制订_。通常采用_定时和_定时两种方式。三、应用题 1、总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，请画出读数据的时序图来说明。2、某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHZ，求总线带宽是多少？（2）如果一个总线中并行传送64位数据，总线频率升为66MHZ，求总线带宽是多少？3、集中式仲裁有几种方式？画出独立请求方式的逻辑图。,完,