计算机组成原理11-存储系统.ppt

《计算机组成原理11-存储系统.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理11-存储系统.ppt（45页珍藏版）》请在三一办公上搜索。

1、,系统总线,存储器,运算器,控制器,接口与通信,输入/输出设备,计算机组成原理,第四章 存储器,大纲要求,1、存储器的设计，根据给定的存储器芯片及要求进行主存设计，并画出链接图；2、Cache的三种不同映射方式，Cache的替换策略及相关计算，Cache的写策略；3、虚拟存储器的三种常见实现方式的优缺点，页表，段表等的原理及其优化方法，以及相关计算。,复习目标,1、了解存储器的种类，理解各类存储器的工作原理，掌握相关技术指标；2、理解存储器系统的层次结构，Cache主存和主存辅存层次的作用 及程序访问的局部性原理与存储系统层次结构的关系，并能熟练进行相关 分析和计算；3、理解半导体存储芯片的外

2、特性以及与CPU的链接；能够根据给定存储芯片 及要求进行主存设计；4、了解提高存储器访问速度的各种技术；了解双扣RAM和多模块存储器；掌 握高位交叉和低位交叉多模块存储器的相关计算；5、理解Cache的基本工作原理，理解Cache的三种映射方法并掌握相关计 算；理解Cache的替换算法及写策略；6、了解虚拟存储器的基本概念及其三种常见的实现方式页式、段式、段 页式虚拟存储器的原理及优缺点。,重难点提示,存储器的基本结构(功能 结构),存储器功能：存放程序和数据装置，并满足计算机在执行过程中能够随 机访问这些程序和数据。设计思路：,存放,数据（一个一个的存取）,程序（一条一条的存取）,将每个存储

3、单元赋予编码（单元地址）,地址放哪？,设置“地址寄存器”MAR,按地址访问,在地址寄存器和存储体之间是否加 地址译码器？,决定于地址给出方式：直接给出/编码给出,编码给出（加地址译码器）,存（写入）,取（读出）,访问,设置一个存储体，并将存储体分成若干个存储单元。,存储单元,0/1,0/1,0/1,0/1,0001,0010,0100,1000,0000000100100011010001010110011110001001101010111100110111101111,存储单元,存储单元,存储单元,存储单元,存储单元,存储单元,存储单元,存储单元,存储单元,存储单元,存储单元,存储单元,存

4、储单元,存储单元,存储单元,存储单元,存储单元,存储单元,存储单元,4输入16输出译码器,0/1,0/1,0/1,0/1,存,取,存在两个问题,数据存放,为读出和写入的数据设置“数据缓冲寄存器”MDR,操作区分,加读写控制线路（R/W控制）,存储器基本结构：存储体（由存储单元构成）地址寄存器地址译码器数据缓冲寄存器读写控制线路,设计思路：,存储器的基本结构,存储体,驱动器,译码器,地址寄存器MAR,控制电路,读写电路,数据缓冲寄存器MDR,地址总线,数据总线,读,写,存储器的基本结构 P72,先送地址后读写数据,存储器基本结构：存储体地址寄存器地址译码器数据缓冲寄存器读写控制线路,第四章 存储

5、器,在电路中，一个触发器能存储一位二进制代码。一个触发器电路称为一个存储元（存储位），是存储器中的最小单位。若干个存储元组成一个存储单元，多个存储单元组成存储器。根据存储元件的性能及使用方法不同，存储器有各种不同的分类方法:,1、存储器的分类,1、按存储介质分：半导体存储器（易失）：用半导体器件组成的存储器（内存）。磁性存储器（不易失）：磁芯存储器（硬盘）、磁表面存储器（磁带）。光盘存储器（不易失）：光敏材料（光盘）。2、按存取方式分：存取时间与物理地址无关（随机访问）：随机读写存储器RAM、只读存储器ROM 存取时间与物理地址有关（串行访问）：顺序存取存储器（磁带）直接存取存储器（磁盘）随机

6、读写存储器(RAM)：在程序执行过程中可读可写。只读存储器(ROM)：在程序执行过程中只读。,1、存储器的分类,半导体存储器又有双极型与MOS型两种类型。双极型存储器速度快，MOS型存储器容量大,4.1,1、存储器的分类,3、按在计算机中的作用分类,（磁盘、磁带、光盘）,高速缓冲存储器（Cache）,存储器,RAM,ROM,MROM（掩膜ROM）PROM（一次可编程ROM）EPROM（可擦除可编程ROM）VERPROM（紫外线擦除）EEPROM（电擦除）FLASH Memory 闪速存储器,第四章 存储器,辅助存储器,2、存储器的层次结构,用途：存储器是计算机中用于存储程序和数据的重要部件。对

7、其要求：尽可能 快 的 读写速度、尽可能 大 的 存储容量、尽可能 低 的 成本费用。怎样才能同时实现这些要求呢？显然用一种存储介质是不行的。因此在现代计算机系统中，用多级存储器把要用的程序和数据，按其使用的紧迫程度分段调入存储容量不同、运行速度不同的存储器中。由高速缓冲存储器、主存储器、辅助存储器组成三级结构的存储器，由硬软件系统统一调度、统一管理。,高速缓冲存储器也有两种：一是在CPU内部（一级CACHE、二级CACHE）。CPU通过内部总线对其进行读/写操作。一是在CPU外，主板上 CPU通过存储器总线对其进行读/写操作。,2、存储器的层次结构,内部有Cache的CPU比较贵，因为Cac

8、he需要占用大量的晶体管，是CPU晶体管总数中占得最多的一个部分，高容量的Cache成本相当高！所以Intel和AMD都是以L2容量的差异来作为高端和低端产品的分界标准。,1、存储器的层次结构,辅助存储器,Cache,4.1,1、存储器的层次结构,缓存,CPU,主存,辅存,缓存 主存 层次,10 ns,20 ns,200 ns,ms,（速度）,（容量）,主存 辅存 层次,1s(秒)=1000ms(毫秒)1 ms=1000s(微秒)1s=1000ns(纳秒),多级存储系统可以实现的前提:程序运行时的局部性。时间局部性：在一小段时间内，最近被访问过的程序和数据很可能再次被访问。空间局部性：在空间上

9、，这些被频繁访问的程序和数据往往集中在一小片存储区。访问顺序局部性：在访问顺序上，指令顺序执行比转移执行的可能性大（约5:1）如果按照使用的紧迫与频繁程度，合理的把程序和数据分配在不同的存储介质中。选用生产与运行成本不同、存储容量不同、读写速度不同的多种存储介质，组成一个统一的存储器系统，使每种介质都处于不同的地位，起到不同的作用，充分发挥各自在速度、容量、成本方面的优势，从而达到最优性能价格比。例如：用容量最小、速度最快的SRAM芯片组成CACHE，用容量较大、速度适中的DRAM芯片组成主存储器（核心）用容量特大、速度极慢的磁盘设备构成辅助存储器。,1、存储器的层次结构,层次存储系统遵循的原

10、则：1）一致性原则：处于不同存储器中的同一个数据应保持相同的值。2）包含性原则：处在内层（距离CPU近）的数据一定被包含在其外层的 存储器中，反之则不成立。（即内层存储器中的全部数据，是其相邻外层存储器中一 部分数据的复制品。）,1、存储器的层次结构,第四章 存储器,辅助存储器,3.1、主存储器概述3.2、主存储器构成、位单元构成（RAM,ROM）、地址译码（单向、双向）、主存储器组成（芯片封装）,3、主存储器（内存）,存储单元,存储器,存储位,主存储器的构成：RAM（随机读写存储器）SRAM（静态RAM）:静态RAM分双极型和MOS型两类。DRAM（动态RAM）:动态RAM只有MOS型。RO

11、M（只读存储器）MROM（掩膜ROM）PROM（一次可编程ROM）EPROM（可擦除可编程ROM）VERPROM（紫外线擦除）EEPROM（电擦除）FLASH Memory（闪速存储器）,3.1、主存储器概述,双极型SRAM存储器：存取速度快、集成度低、位平均功耗高，小容量主存。MOS型DRAM存储器：存取速度慢、集成度高、位平均功耗低，大容量主存。,半导体存储器,3.1、主存储器概述,主存在计算机中存储正在运行的程序和数据（或一部分）的部件。主存通过地址、数据、控制三类总线与CPU等其他部件连通。,地址总线 Address Bus:传送地址它的位数决定了可访问的最大内存空间。(例如：k=32

12、位地址访问4G的主存空间)数据总线 Data Bus:传送数据 n=64位它的位数与工作频率的乘积正比于最高数据读写量。控制总线 Control Bus:指出总线周期的类型和本次读写操作完成的时刻。,主存储器的性能指标：存储容量、存取时间、存储周期、存储器带宽。,3.1、主存储器概述,1s(秒)=1000ms(毫秒)1 ms=1000s(微秒)1s=1000ns(纳秒),3.1、主存储器概述3.2、主存储器构成、位单元构成（RAM、ROM）、地址译码（单向、双向）、主存储器组成（芯片封装）,3、主存储器,存储单元,存储位,存储器,Review：晶体三极管与反相电路,三极管：集电极、发射极、基极

13、（在半导体的基体上经过加工生产出来，大体上等于一个电子开关。）三极管构成了一个反相器电路，完成逻辑取反功能。反相器电路是构成其他逻辑线路的基础内容。,+Vcc(+5V),+Vcc,电源,电阻,集电极,输入,基极,输出,发射极,接地,接地,输入,输出,两个反相器,基极 输入高电平 0.7 V（三极管导通）电流通过电阻，从集电极流向发射极集电极与发射极之间电压差接近0V。所以集电极输出电平为0 V，基极 输入低电平=0 V（三极管截止）电流不能通过集电极流向发射极集电极与发射极之间电压差高，比如 4 V，所以集电极输出电平为4 V。,重点,1）静态随机存储器 SRAM 的位存储单元 存储机理：利用

14、双稳态触发器保存数据（0或1）。存 1：T1通、T2止 存 0：T1止、T2通 字线 Z：连地址线 位线W：连数据线 分析：（1）保持数据：不送地址信号（Z=0，T5T6截止）（2）读出：送地址（Z=1,T5T6导通），发读命令（3）写入：送地址（Z=1,T5T6导通），送数据（W=0/1），发写命令,、位单元构成,Z=1,W=1读0 写0,W=1读1 写1,六管静态位单元,SRAM：容量小、存取速度快、静态（不需要刷新电路保持数据）（小容量Cache）,数据线,数据线,地址线,2）动态随机存储器 DRAM 的位存储单元 存储机理：利用MOS电路中栅板电容保存数据。存 1：电容有电荷 存 0：

15、电容无电荷 字线Z：连地址线 位线W：连数据线 分析：（1）保持信息：不送地址信号（Z=0，T截止）（2）读出：送地址（Z=1，T导通），发读命令（3）写入：送地址（Z=1，T导通），送数据（W=0/1），发写命令,、位单元构成,+,-,单管动态位单元,DRAM：容量大、存取速度慢、动态（需要刷新电路保持数据）（大容量内存）,W=1 读1 写1,地址线,Z=1,、位单元构成,3）只读存储器 ROM 的位存储单元,ROM位单元示意图,有电流,导通 读0,生产的时候存1就烧断。可通过不同技术实现改写，使得该处可连接/断开。,3.1、主存储器概述3.2、主存储器构成、位单元构成（RAM、ROM）、地

16、址译码（单向、双向）、主存储器组成（芯片封装）,3、主存储器,通过地址译码寻找存储单元,存储单元,存储位,存储器,、地址译码,地址译码器：把地址线送来的信号翻译成对应存储单元的选择信号。,单译码：（字结构存储器）32条字线W0-W31。某字线被选中时，同一行中的各位b0-b7都被选中，由读/写电路对一存储单元一并进行读写操作。,、地址译码,目前大容量存储器都采用双向译码方式。双译码比单译码使用的字线少很多,为什么？,双译码：（位结构存储器）把K位地址线分成接近相等的两段，一段为水平方向X地址线，供X地址译码器译码，一段为垂直方向Y地址线，供Y地址译码器译码。X和Y两个方向选择线的交叉点选中某一

17、存储位。,例如12位地址线：双 64+64=128根单 4096根,3.1、主存储器概述3.2、主存储器构成、位单元构成（RAM、ROM）、地址译码（单向、双向）、主存储器组成（芯片封装）,3、主存储器,存储单元,存储位,存储器,存储器的封装（蓝色的封装方式，芯片的引脚太多）,地址信号线,地址信号线,Intel 2114引脚及逻辑符号(a)引脚(b)逻辑符号,静态存储器的封装,、主存储器组成,地址线,数据线,读写信号,片选信号,存储器的内部数据通过输入/输出和三态门电路与数据总线相连。由片选信号/CS和读写信号/WE一起来控制三态门。写入：CS=1，/W=0，从数据总线写入数据到存储器。读出：

18、CS=1，/W=1，由存储器读出数据到数据总线上。注意：读操作与写操作是分时进行的，读时不能写，写时不能读，输入三态门与输出三态门互锁，因而数据总线上的信号不冲突。,、主存储器组成,地址线Z=1,1,1,0,1,1,1,、主存储器组成,一个 SRAM存储器由：存储体、读写电路、地址译码、控制电路等组成。,片选信号,读写信号,存储体（存储矩阵）：存储单元的集合，通常用X地址线和Y地址线 的交叉点选择所需的存储单元。地址译码器：将二进制代码表示的地址转换成输出端的高电位，用来 驱动相应的读写电路，以便选择所要访问的存储单元。驱动器:双译码结构中，在译码器输出后加驱动器，驱动挂在各条 X方向选择线上

19、的所有存储元电路。I/O电路：处于数据总线和被选用的存储单元之间，控制被选中的存储 单元读出或写入，并放大数据信号。片选信号/CS:在选择地址时，首先要选片，只有当片选信号有效时，该存储芯片所连的地址线才有效。输出驱动电路:为了扩展存储器的容量，常需要将几个芯片的数据线并联 使用；另外存储器的读出数据或写入数据都放在双向的数 据总线上。这就用到三态输出缓冲器。,、主存储器组成,例：某RAM芯片，其存储容量为16K*8位，问：（1）该芯片引出线的最小数目应为多少（不考虑电源线、地线）？（2）存储器芯片的地址范围是什么？,解：（1）16K=214，所以地址线14根，字长8位，所以数据线8根，加上芯

20、片的片选信号线、读写控制信号线、该芯片引出线最少：14+8+1+1=24 条。（2）存储器芯片的地址范围 0000H 3FFFH,0000H,3FFFH,1K=210=10248K=213 16K=214见K就+10,3.1、主存储器概述3.2、主存储器构成、位单元构成（RAM、ROM）、地址译码（单向，双向）、主存储器组成（芯片封装）3.3、主存储器扩展、位扩展（数据线扩充）、字扩展（地址线扩充）、位字扩展（先位后字）,3、主存储器,内存条就由多个存储芯片的扩展而成,位方向,由于目前生产的存储器，单片的容量很有限，它在字数或字长方面与实际存储器的要求都有很大差距，需要在字向和位向进行扩充才能

21、满足需要。所以，现在的内存条是由几片存储芯片组成。1)位扩展：用多个存储器芯片对字长进行扩充。,两个 16K 4扩充到 16K 8地址线 14条（A0-A13）所有A0并连，所有A1并连，数据线 8条（D0-D7）片选信号并连读写信号并连,、位扩展,1K=210=10248K=213 16K=214见K就+10,字线(地址线)位线(数据线),片选,读写,起始地址0000：00 0000 0000 0000 00 0000 0000 0001 00 0000 0000 0010,终止地址3FFF：11 1111 1111 1111,位扩展后：两片16K4芯片成一16K8芯片,、位扩展,1K=21

22、0=10248K=213 16K=214见K+10,3.1、主存储器概述3.2、主存储器构成、位单元构成（RAM、ROM）、地址译码（单向，双向）、主存储器组成（芯片封装）3.3、主存储器扩展、位扩展（数据线扩充）、字扩展（地址线扩充）、位字扩展（先位后字）,3、主存储器,内存条就是多个存储芯片的扩展,字方向,2)字扩展:增加存储器中字的数量。,地址线 16条（A0-A15）所有A0并连 所有A13并连数据线 8条（D0-D7）所有D0并连，所有D1并连读写信号并连片选信号由高位地址A14A15译码 产生四个片选信号,、字扩展,字线(地址线)位线(数据线),四片 16K 8扩充到 64K 8,

23、位扩充：片选信号并联，字扩充：片选信号分开（举例：分班号）。,1K=210=102416K=214 64K=216见K+10,片内地址统统并连,A15 A14 A13A12A11A10A9A8A7A6A5A4A3A2A1A00 0 起始地址:00000 0000 终止地址:00111 3FFF0 1 起始地址:01000 4000 终止地址:01111 7FFF 1 0 起始地址:10000 8000 终止地址:10111 BFFF1 1 起始地址:11000 C000 终止地址:11111 FFFF,字扩展后：四片16K8芯片成一64K8芯片,、字扩展,1K=210=102416K=214 64K=216见K+10,复习与作业,复习章节：第4章 存储器4.1 概述 4.2 主存储器作业：P150 3、4、5、6、7、8 课外搜索：CPU与内存条的主流型号与参数。,