电子技术新课件第6章组合逻辑电路.ppt

《电子技术新课件第6章组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《电子技术新课件第6章组合逻辑电路.ppt（80页珍藏版）》请在三一办公上搜索。

1、第 6 章组合逻辑电路,第6章 组合逻辑电路第 1 节 数字电路概述第 2 节基本逻辑和逻辑门第 3 节逻辑代数第 4 节 TTL集成门电路第 5 节 MOS集成门电路第 6 节组合逻辑电路的分析和设计第 7 节常用集成组合逻辑电路第 8 节组合逻辑集成电路使用实际问题,第6章 重点,各种逻辑门(与门、或门、非门、与非门、或非门、与或非门、异或门、传输门、三态门等）的逻辑符号、逻辑表达式和真值表组合逻辑电路的分析与设计方法编码器、译码器TTL电路、MOS电路的特点,第1节 数字电路概述,主要由触发器组成,主要由门电路组成,一、数字电路的特点,1、晶体管工作在开关状态；2、对信号大小的要求减弱，

2、抗干扰能力强；3、主要研究输出与输入之间的逻辑关系，用逻辑代数方法，表达功能用真值表、逻辑表达式、波形图。,二、二进制数（略）,三、脉冲数字信号,脉冲幅度A脉冲前沿脉冲后沿脉冲宽度tp脉冲周期T脉冲频率f,后沿,后沿,前沿,前沿,模拟信号速度测量例,四、举例,0,1,1,0,正逻辑系统,负逻辑系统,第2节 基本逻辑和逻辑门,门：即开关，条件满足，信号通过；条件不满足，信号不能通过。,只要能判断高低电平即可,一、与门电路,“与”逻辑：所有条件满足，事件才发生。,开关：闭合为1，打开为0。灯：亮为1，不亮为0。,有0出0，全1出1有低出低，全高出高,二、或门电路,“或”逻辑：只要有条件满足，事件就

3、发生。,有1出1，全0出0有高出高，全低出低,三、非门电路,“非”逻辑：条件满足，事件不发生；条件不满足，事件发生。,有1出0，有0出1有高出低，有低出高取反,“与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。,四、复合门电路,例：与门、或门、与非门、或非门、异或门、同或门的输入A、B的波形如图所示，输出分别为F1、F2、F3、F4、F5、F6。根据输入A、B的波形，画出各输出端的波形。,解：根据它们的逻辑关系，可画出波形图如图所示。,注意！作图时要用尺画并对齐。,思考题1、什么是模拟电路？什么是数字电路？2、什么是组合逻辑电路？什么是时序逻辑电路？3、什么

4、是正逻辑？什么是负逻辑？4、什么是与逻辑？什么是或逻辑？5、什么是异或门、同或门、三态门、传输门？,习题：P328 6.9.9,0 0=0 1=1 0=0,1 1=1,0+0=0,0+1=1+0=1+1=1,第 3 节 逻辑代数,（一）基本运算规则,A+0=A,A+1=1,A 0=0 A=0,A 1=1 A=A,常量与常量,常量与变量,（二）基本代数规律,交换律,结合律,分配律,A+B=B+A,A B=B A,A+(B+C)=(A+B)+C=(A+C)+B,A(B C)=(A B)C,A(B+C)=A B+A C,A+B C=(A+B)(A+C),（三）吸收规则,1.原变量的吸收：,A+AB=

5、A,证明：,A+AB=A(1+B)=A1=A,利用运算规则可以对逻辑式进行化简。,例如：,2.反变量的吸收：,证明：,例如：,2.反变量的吸收：,证明：,例如：,3.混合变量的吸收：,证明：,例如：,4.反演定律：,可以用列真值表的方法证明：,第4节 TTL集成逻辑门,三极管非门,嵌位二极管,与非门,分离元件门电路缺点,1、体积大、工作不可靠。,2、需要不同电源。,3、各种门的输入、输出电平不匹配。,一、TTL与非门,速度、带负载能力,1、任一输入为低电平（0.3V）时,1V,不足以让V2、V5导通,1、任一输入为低电平（0.3V）时,1V,uo=5-uR2-ube3-ube43.4V高电平！

6、,2、输入全为高电平（3.4V）时,电位被嵌在2.1V,全反偏,1V,2、输入全为高电平（3.4V）时,全反偏,uF=0.3V,此电路,电压传输特性,1、输出高电平UOH 典型值为3.5V，产品规范值UOH 2.4V2、输出低电平UOL典型值为0.35V，产品规范值UOL 0.8V3、关门电平Uoff低电平上限值，反映抗正向干扰能力。Uoff 0.8V4、开门电平Uon高电平下限值，反映抗负向干扰能力。Uon 1.8V,5、扇出系数N带同类IC的数量，N 8,6、平均传输时间,tpd40nS,前级输出为 高电平时,前级,后级,流出前级电流IOH（拉电流）,输入输出负载特性,1、前后级之间电流的

7、联系,前级输出为 低电平时,前级,后级,流入前级的电流IOL 约 1.4mA(灌电流),2、输入端接一电阻R接地,“1”,“0”？,R较小时,uiUT T2不导通，输出高电平。,R增大,Ruiui=UT时，输出低电平。,R临界=1.45K,1、悬空的输入端相当于接高电平。,2、为了防止干扰，可将悬空的输入端接高电平。,说明,二、集电极开路的与非门（OC门）,使用时需要外接电阻，也可直接接负载,线与功能输出端可相连,符号,功能表,三、三态门,第5节 MOS集成门,MOS集成门电路,PMOS,NMOS,CMOS,型号系列CC4000B,MC14500CD4000,工艺简单,速度高,功耗极小,电源电

8、压范围宽,能与TTL联接，输出摆幅大，扰干扰能力强，驱动能力强，速度较快。,一、非门,ui=0,u=“”,工作原理：,ui=,u=“”,工作原理：,F,二、与非门、或非门,三、传输门(模拟电子开关),工作原理类似于互补对称功率放大电路。用两个管子来保证信号通过。,设开启电压为3V，ui在010V间变化，当控制信号C=10V时，ui在7V以下V2导通，ui在310V范围内，V1导通。从而保证信号ui都能通过。,思考题1、TTL集成门电路有哪些参数？它们的含义是什么？2、OC门可以使用两种电压？3、什么叫三态门？有何用途？4、用传输门可能构成三态门吗？5、TTL集成电路与MOS集成电路各有哪些优缺

9、点？使用中应注意哪些问题？,习题：P328 6.9.11 6.9.15,第6节 组合逻辑电路的分析和设计,一、逻辑电路分析,已知电路 结构,找出输入输出之间的逻辑关系,例1：分析下图的逻辑功能。,例2：分析下图的逻辑功能。,例3：分析下图的逻辑功能。,0,1,被封锁,1,1,1,0,被封锁,1,多路选择器（二选一）,例4：分析下图的逻辑功能,直接列真值表,二、设计逻辑电路,任务要求,最简单的逻辑电路,例1：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。,解：1、首先指明逻辑符号取“0”、“1”的含义。输入：同意为1，

10、不同意为0；输出：通过是1，否则是0。,2、列真值表,4、根据逻辑表达式画出逻辑图。,组合逻辑电路设计以芯片少,品种少为优,(AB)L,(A=B)L,(AB)L,AB,A=B,AB,例2：利用四位集成电路比较器74LS85设计七位二进制数比较器,74LS85,七位二进制数比较器（采用两片74LS85）,74LS85,74LS85,数据选择器,从一组数据中选择一路信号进行传输的电路，称为数据选择器。,控制信号,输入信号,输出信号,数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。,从n个数据中选择一路传输，称为一位数据选择器。从m组数据中各选择一路传输，称为m位数据选择器。,控

11、制信号,四二选一选择器,与数据选择器对应的有数据分配器，考虑它应当是一个什么结构？,思考题1、分析逻辑电路的步骤是什么？2、设计逻辑电路的步骤是什么？,习题：P329 6.9.18 6.9.19 6.9.27(1)、(2),第7节 常用集成组合逻辑电路,编码：用代码表示各种对象或信号的过程。编码器：具有编码功能的逻辑电路。二进制编码器：将一系列信号状态编制成二进制代码。N位二进制代码有2n种不同的组合，表示2n个信号。,设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表，然后写出逻辑表达式并进行化简，最后画出逻辑图。,一、编码器,8-3译码器逻辑图,编码表,1、二进制编码器,2、二

12、十进制编码器,用二进制代码表示十进制数。,图？,二、译码器和数字显示,译码：将代码翻译成各种对象或信号的过程。译码器：具有译码功能的逻辑电路。二进制编码器：将二进制翻译成电路的某种状态。将n种输入的组合译成2n种电路状态。也叫n-2n线译码器。,1、二进制译码器,2、二十进显示译码器,共阳数码管（0亮）共阴数码管（1亮）,显示译码器：,74LS49的管脚图,功能表（简表）,8421码,译码,显示字型,完整的功能表请参考相应的参考书。,74LS49与七段显示器件的连接：,74LS49是集电极开路，必须接上拉电阻,第8节 组合逻辑集成电路使用实际问题,一、电平转换电路,OC门怎样与CMOS电路接口？,一、电平转换电路,二、扩大带负载能力,三、多余管脚的处理,原则：不能改变逻辑功能,四、组合电路的竞争冒险,原因：门电路有延迟时间,思考题1、分析逻辑电路的步骤是什么？2、设计逻辑电路的步骤是什么？,习题：P331 6.9.25 6.9.26 6.9.31,