数电第三章逻辑门电路.ppt

《数电第三章逻辑门电路.ppt》由会员分享，可在线阅读，更多相关《数电第三章逻辑门电路.ppt（70页珍藏版）》请在三一办公上搜索。

1、第三章 逻辑门电路,0 概述二极管逻辑门电路TTL逻辑门电路CMOS逻辑门电路,教 学 基 本 要 求,1、了解半导体器件的开关特性。2、掌握基本逻辑门、三态门、集电极开路门的逻辑功能。3、掌握逻辑门的主要参数及在应用中的接口问题。,0 概述,1.逻辑门电路：用以实现基本和常用逻辑运算的电子电路。,基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。本章重点介绍逻辑运算的物理实现电路。,2.逻辑0和逻辑1：0和1在逻辑代数中代表的两种不同的状态。在电子电路中用高、低电平来表示。正逻辑：1表示高电平，0表示低电平 负逻辑：0表示高电平，1表示低电平,高/低电平都允许

2、有一定的变化范围,3.获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。,1 二极管逻辑门电路,1.1 二极管的开关特性1.2 二极管与门1.3 二极管或门1.4 二极管门电路的优、缺点,1.1 二极管的开关特性,1.二极管符号：,2.二极管的伏安特性：,当电压ui0.7V 二极管导通后，uD=0.7V iD=（ui-0.7）/R当电压ui0.7V 二极管截止，处于断开状态 iD=0V,限流电阻,3.二极管的开关电路的等效电路,ui0V时，二极管截止，如同开关断开，uo0V。,ui5V时，二极管导通，如同0.7V的电压源，uo5-0.7=4.3V。,当ui为低电

3、平时 D截止，uo为低电平,当ui为高电平时 D导通，uo为高电平,1.2 二极管与门,大于3V为高电平 逻辑1表示小于0.7V为低电平 逻辑0表示,思考：Y如何和A、B构成与逻辑关系？,5V,0.7V,0.7V,5V,0.7V,0.7V,0.7V,5V,5V,Y=AB,大于3V为高电平 逻辑1表示小于0.7V为低电平 逻辑0表示,根据真值表，可以判断该电路为与门,Y=A+B,1.3 二极管或门,截止,截止,0V,导通,截止,4.3V,截止,导通,4.3V,导通,导通,4.3V,1.4 二极管门电路的缺点,电平有偏移，带负载能力差因此，二极管门电路通常只用于集成电路内部电路,2 TTL逻辑门电

4、路,2.1 三极管的开关特性2.2 三极管非门2.3 TTL反相器、与非门、或非门2.4 其他类型的TTL逻辑门（三态门、集电极开路门）2.5 TTL电路常识2.6 小结,由三极管和若干电阻构成的逻辑门Transistor-Transistor Logic,它有两种类型:NPN型和PNP型。在半导体中掺入五价杂质元素，例如磷，可形成 N型半导体在半导体中掺入三价杂质元素，如硼、镓、铟等形成P型半导体 NPN型和PNP型三极管,e-b间的PN结称为发射结(Je),c-b间的PN结称为集电结(Jc),中间部分称为基区，连上电极称为基极，用B或b表示（Base）；,一侧称为发射区，电极称为发射极，用

5、E或e表示（Emitter）；,另一侧称为集电区和集电极，用C或c表示（Collector）。,1.三极管的结构,2.1三极管的开关特性,2.以NPN三极管为例，说明三极管的的工作原理及特性曲线,发射结可以看成二极管,截止状态,ui=UIL0.7V,uo=+VCC,截止区条件：ui小于0.7V时；发射结处于截止状态；iB=0；iC=0。集电极和发射极相当于断开，uo=UCE=VCC,iB不同,输出特性曲线不同。,放大区条件：当ui大于0.7V发射结处于导通状态，iC与iB成放大关系例如图中iB=40A，iC=2mA；iB=80A，iC=4mA；=50 此时集电极和发射极之间可以看成一个受控电流

6、源大小等于 iB uo=UCE=VCC-iCRC=Vcc-iBRC,饱和区条件：ui大于0.7V发射结导通此时集电极和发射极可以看成短路ic=Ics=(VCC-UCES)/RC uo=UCES=,饱和状态,iB,Ui0.7V,uo=0.3V,如何判断工作在饱和区还是放大区？可以通过UCES计算出临界集电极饱和电流ICS=(VCC-UCES)/RC 则临界基极饱和电流IBS=(VCC-UCES)/RC 当iB IBS 工作在饱和区，否则工作在放大区。,ui=0.3V时，因为uBE0.7V，iB=0，三极管工作在截止状态，ic=0。因为ic=0，所以输出电压：,ui=1V时，三极管导通，基极电流：

7、,因为0iBIBS，三极管工作在放大状态。iC=iB=1000.03=3mA，输出电压：,三极管临界饱和时的基极电流：,uo=uCE=UCC-iCRc=5-31=2V,uo=VCC=5V,ui3V时，三极管导通，基极电流：,而,因为iBIBS，三极管工作在饱和状态。输出电压：,uoUCES0.3V,3.以典型电路为例来分析开关特性,通常在数电中，三极管主要工作在截止或饱和两个区内。,2.2 三极管非门(反相器),uA0V时，三极管截止，iB0，iC0，输出电压uYVCC5V,uA5V时，三极管饱和导通。,输出电压uYUCES0.3V。,真值表,性 能 分 析,vcc,Rc,T,CL,电容充电,

8、电容放电,2.3 TTL反相器、与非门、或非门,2.3.1 TTL反相器,输入级,中间级,输出级,采用输入级以提高工作速度,采用推拉式输出级以提高开关速度和带负载能力,2.电路功能分析,（1）当输入为低电平（I=0.2 V）,0.5V,0.2V,OVCCVBE4VD 50.70.7=3.6V,（2）当输入为高电平（I=3.6 V）,3.6V,4.3V,2.1V,1.4V,0.2V,AB段：I很低，T1深度饱和，T2、T3截止，同时T4和D导通。O=3.6V。,CD段：当I的值继续增加C点后，使T3饱和导通，O0.2V I(D)=BE3+BE2CES1=(0.7+0.70.2)V=1.2V,DE

9、段：当I的值从D点再继续增加时，T1将进入倒置放大状态，T2、T3饱和导通，保持O=0.2V,BC段：T1仍保持为饱和状态。在BC段内，T2处于放大状态，此时输出电压随输入电压的增加而减小，但处于线性关系。I(D)=BE2CES1=(0.70.3)V=0.4V,3.电压的传输特性,4.常用TTL反相器芯片,逻辑函数表达式：,2.3.2 TTL与非门,1.TTL与非门电路,多发射极BJT,只要A、B中有一个为低电平，则显示低电平的特性，若全部为高电平，则显示出高电平的特性；于是实现与的逻辑功能。,2.TTL与非门电路的工作原理,74LS00内含4个2输入与非门,3.常用TTL与非门芯片,74LS

10、20内含2个4输入与非门,2.3.3 TTL或非门,TTL或非门的逻辑电路,若二输入端为低电平,0.5 v,0.2 v,0.2 v,0.5 v,3.6V,若A、B两输入端都为高电平,2.1 v,3.6 v,3.6v,2.1 v,0.3V,问题：若A、B两输入端中有一个为高电平，输出L=?,2.常用芯片,74LS02内含4个2输入或非门,逻辑表达式：,各种类型的TTL门电路，其传输特性大同小异。,VOHVO(A)3.6V,VOLVCES 0.2V,VIL VI(B)0.4V,VIH VI(D)1.2V,1、TTL与非门传输特性,2、输入、输出的高、低电压,2.3.4 TTL与非门的特征与参数,典

11、型参数,实际参数见附录C P463,3.TTL与非门噪声容限,噪声容限:,高电平的噪声容限为 VNH=VOH(min)VIH(min),低电平的噪声容限为 VNL=VIL(max)VOL(max),当电路受到干扰时，在保证输出高、低电平基本不变的条件下，输入电平的允许波动范围。,4.扇入与扇出系数,扇入数:取决于门的输入端的个数,扇出数:带同类门的个数。有带灌电流负载和拉电流负载两种情况:,负载门,驱动门,0,当负载门的个数增加时，总的灌电流IIL将增加,引起输出低电压VOL的升高。,灌电流负载：输出低电平时。,IIL,IOL,4.扇入与扇出系数,扇入数:取决于门的输入端的个数,扇出数:带同类

12、门的个数。有带灌电流负载和拉电流负载两种情况:,负载门,驱动门,1,0,1,拉电流负载：门输出高电平时,当负载门的个数增多时，必将引起输出高电压的降低。,IIH,IOH,例 查得基本的TTL与非门7410的参数如下：IOL16mA，IIL1.6mA，IOH0.4mA，IIH0.04mA.试计算其带同类门时的扇出数。解：(1)低电平输出时的扇出数,(2)高电平输出时的扇出数,若NOLNOH，则取较小的作为电路的扇出数。,例题：扇出数计算举例,电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。,5.传输延迟时间,平均传输延迟时间 tPd,tPLH 为门电路输出由低电平转换到高电

13、平所经历的时间;tPHL为由高电平转换到低电平所经历的时间。,(tPLHtPHL)/2,表征门电路开关速度的参数,6.功耗与延时功耗积,1、功耗分为:,静态功耗：,动态功耗：,对于TTL门电路来说，静态功耗是主要的。,2、延时功耗积,DP=tpdPD,指的是当电路没有状态转换时的功耗,是在门的状态转换的瞬间的功耗。,是一综合性的指标，用DP表示，其单位为焦耳。DP的值愈小，表明它的特性愈接于理想情况。,2.4 其他类型的TTL逻辑门,2.4.1 集电极开路门(Open Collector，OC),？,1.问题的提出 工程中常常将两个门电路并联起来实现与的逻辑功能，称为线与。,这两个逻辑门是否可

14、以直接并联？,2.问题的解决,OC门的逻辑符号,去掉低阻通道，将集电极开路，称为集电极开路门出现问题：当输出为低电平时正常，但是如果输出应为高电平时，此时T3截止，无法输出高电平，因此在工作时，必须接入外接电阻和电源。,OC门实现的线与,集电极开路后，并不影响原有的电路功能,L,写出逻辑函数表达式：,线与：实现与的逻辑功能,集电极开路门上拉电阻Rp 的计算,在极限情况，上拉电阻Rp具有限制电流的作用。以保证IOL不超过额定值IOL(max)，故必须合理选用Rp的值。,另一方面，Rp的大小影响OC门的开关速度，Rp的值愈大，因而开关速度愈慢，故在满足要求的前提下，Rp越小越好。,例2.4.2 设

15、TTL与非门74LS01(OC)驱动八个74LS04(反相器)，试确定一合适大小的上拉电阻Rp，设VCC5V。,解：从器件手册查出得：VCC=5V，VOL(max)=0.4V，IOL(max)=8mA，IIL=400A，VIH(min)=2V，IIH=20A。,IIL(total)=400A8=3.2mA,得,VCC=5V，IIH(total)=20A8=0.16mA。,Rp的值可在985至18.75k,之间选择,可选1k的电阻器为宜。,所以,三态钳位电路,3.6V,1.4V,0.7V,当CS=1时,三态与非门真值表,2.4.2 三态门（Three state Output Gate,TS）,

16、当CS=0时,0.2V,0.5V,低电平,0.5V,开路,三态与非门真值表,结论：电路的输出有高阻态、高电平和低电平3种状态。,区别？,高电平有效,低电平有效,构成数据总线：让各门的控制端轮流处于低电平，即任何时刻只让一个TS门处于工作状态，而其余TS门均处于高阻状态，这样总线就会轮流接受各TS门的输出。,2.5 TTL电路常识,74：标准系列，其典型电路与非门的平均传输时间tpd10ns，平均功耗P10mW。,74H：高速系列，是在74系列基础上改进得到的，其典型电路与非门的平均传输时间tpd6ns，平均功耗P22mW。,74S：肖特基系列，是在74H系列基础上改进得到的，其典型电路与非门的

17、平均传输时间tpd3ns，平均功耗P19mW。,74LS：低功耗肖特基系列，是在74S系列基础上改进得到的，其典型电路与非门的平均传输时间tpd9ns，平均功耗P2mW。74LS系列产品具有最佳的综合性能，是TTL集成电路的主流，是应用最广的系列。,74AS,74ALS（Advanced Low-Power Schottky TTL）:性能进一步提高。,2.6 小结,2.1 三极管非门：分析了最简单的三极管非门，并分析了其优缺点。2.2 TTL反相器、与非门、或非门 2.2.1 TTL反相器：电路结构、传输特性及常用芯片7404 2.2.2 TTL与非门：电路结构及常用芯片7400 7420

18、2.2.3 TTL或非门：电路结构及常用芯片7402 2.2.4 TTL逻辑门的参数及特性：传输特性；输入输出高低电压及噪声容限；输入输出高低电流及扇入扇出数；平均延迟时间；功耗2.3 其他类型的TTL逻辑门 2.3.1 集电极开路门：线与的概念；外接电阻的计算 2.3.2 三态门：三态门的功能分析；三态门的用途2.4 TTL电路常识,大规模集成芯片集成度高，所以要求体积小，而TTL系列不可能做得很小，但MOS管的结构和制造工艺对高密度制作较之TTL相对容易，下面我们介绍MOS器件。,与TTL逻辑电路比较，MOS管的优点是功耗低，可达0.01mw，缺点是开关速度稍低。在大规模的集成电路中，主要

19、采用的CMOS电路。,3 CMOS逻辑门电路,3.1 场效应管的开关特性3.2 CMOS反相器及其他逻辑门3.3 CMOS逻辑门的特点,3.1 场效应管的开关特性,1.概述 场效应管是一种用输入电压控制输出电流的的半导体器件。从参与导电的载流子来划分，它有电子作为载流子的N沟道场效应管和空穴作为载流子的P沟道场效应管。,N沟道场效应管,栅极,源极,漏极,2.N沟道场效应管的开关特性,MOS管的D-S极可以看成是受ui控制的开关。,VGS(th)通常+2V左右,3.P沟道场效应管的开关特性,VGS(th)通常-2V左右,3.2 CMOS反相器及其他逻辑门,3.2.1 CMOS反相器,当vI=0

20、V时,VGSN=0 VTN,TN管截止；,|VGSP|=VDDVTP,TP管导通。,VO VDD,当vI=VDD 时,VO 0,VGSN=VDD VTN,TN管导通；,|VGSP|=0 VTP,TP管截止。,CMOS反相器的特点,因而CMOS反相器的静态功耗极小（微瓦数量级）。,3.2.2 CMOS与非门,二输入“与非”门电路结构如图,当A和B为高电平时:,1,0,1,1,1,当A和B有一个或一个以上为低电平时:,电路输出高电平,输出低电平,电路实现“与非”逻辑功能,0,1,当A、B全为低电平时,输出为高电平,3.2.3 CMOS或非门,当输入端A、B都为高电平时，,当A、B全为低电平时，,当

21、A、B中有一个为高电平时,0,1,1,输出为高电平,输出为低电平,输出必为低电平,TG 是一种传输信号的可控开关，截止电阻107，导通电阻几百，所以是一个理想的开关。,结构对称，其漏极和源极可互换，它们的开启电压|VT|=2V。,3.2.4 CMOS传输门(TG),CMOS传输门电路的工作原理,设TP和TN的开启电压|VT|=2V，且输入模拟信号的变化范围为5V到+5V。,当c端接低电压5V时,5V,+5V,5V+5V,开关断开,当 c端接高电压+5V,+5V,5V,I3V,I+3V,3V+3V,一管导通程度愈深，另一管导通愈浅，导通电阻近似为一常数。,3.3 CMOS逻辑门的特点,（1）CM

22、OS电路的工作速度比TTL电路的低。（2）CMOS带负载的能力比TTL电路强。（3）CMOS电路的电源电压允许范围较大，约在318V，抗干扰能力比TTL电路强。（4）CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个W，中规模集成电路的功耗也不会超过100W。（5）CMOS集成电路的集成度比TTL电路高。（6）CMOS电路适合于特殊环境下工作。（7）CMOS电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOS电路多余不用的输入端不能悬空，应根据需要接地或接高电平。,使用集成电路时的注意事项,（1）对于各种集成电路，使用时一定要在推荐的工作条件范

23、围内，否则将导致性能下降或损坏器件。,（2）数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平（最好接入限流电阻）。TTL电路多余的输入端悬空表示输入为高电平；但CMOS电路，多余的输入端不允许悬空，否则电路将不能正常工作。,（3）TTL电路和CMOS电路之间一般不能直接连接，而需利用接口电路进行电平转换或电流变换才可进行连接，使前级器件的输出电平及电流满足后级器件对输入电平及电流的要求，并不得对器件造成损害。,本章小结,0 概述二极管逻辑门电路TTL逻辑门电路CMOS逻辑门电路,利用半导体器件的开关特性，可以构成与门、或门、非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可以构成在电路结构和特性两方面都别具特色的三态门、OC门和传输门。TTL电路的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大。CMOS电路具有制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等优点，其主要缺点是工作速度稍低，但随着集成工艺的不断改进，CMOS电路的工作速度已有了大幅度的提高。,总 结,