数字电路康华光(第五版)ch3逻辑门电路.ppt

《数字电路康华光(第五版)ch3逻辑门电路.ppt》由会员分享，可在线阅读，更多相关《数字电路康华光(第五版)ch3逻辑门电路.ppt（85页珍藏版）》请在三一办公上搜索。

1、1,3 逻辑门电路,3.1 分立元件逻辑门电路3.2 TTL逻辑门电路3.3 MOS逻辑门电路3.4 逻辑描述中的几个问题3.5 逻辑门电路使用中的几个实际问题,2,1、了解半导体器件的开关特性。2、熟练掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、OC门和传输门的逻辑功能。3、熟练掌握逻辑门电路的技术参数及在应用中的接口问题。,本章要求：,3,逻辑门:用以实现逻辑运算的电子电路。,分类：,二极管门电路,三极管门电路,TTL门电路,MOS门电路,PMOS门,CMOS门,分立门电路,NMOS门,4,由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低

2、电平都不是一个固定的数值，而是有一定的变化范围。,1,0,高电平,低电平,注意：,5,3.1 分立元件逻辑门电路,3.1.1 二极管的开关特性,二极管从反向截止到正向导通的时间极短，可以忽略不计；但二极管从正向导通到反向截止要经过反向恢复的过程，反向恢复时间为tre。,外加正向电压，二极管导通，相当于开关闭合；外加反向电压，二极管截止，相当于开关断开。,6,输入A、B、C全为“1”时，输出 L为“1”。,输入A、B、C有“0”时，输出 L 为“0”。,0V,0V,3V,3.1.2 二极管与门电路,7,有“0”出“0”，全“1”出“1”。,实现“与”逻辑关系,8,0V,3V,3V,输入A、B、C

3、全为“0”时，输出 L 为“0”。,输入A、B、C有“1”时，输出 L为“1”。,3.1.3 二极管或门电路,9,有“1”出“1”，全“0”出“0”。,实现“或”逻辑关系,10,3.1.4 BJT的开关特性,BJT截止，iB 0，iC 0，vOVCEVCC，c、e极之间近似于开路,相当于开关断开。,vI=0V时：,vI=5V时：,BJT饱和，iB=IBS，iC=ICS，vOVCES0.2V，c、e极之间近似于短路,相当于开关闭合。,11,很小，约为数百欧，相当于开关闭合,可变,很大，约为数百千欧，相当于开关断开,c、e间等效内阻,VCES 0.20.3 V,VCEVCCiCRc,VCEO VC

4、C,管压降,且不随iB增加而增加,ic iB,iC 0,集电极电流,发射结和集电结均为正偏,发射结正偏，集电结反偏,发射结和集电结均为反偏,偏置情况,工作特点,iB,iB0,条件,饱 和,放 大,截 止,工作状态,0 iB,BJT的工作状态及特点,iCICS,12,BJT的开关时间,从截止到导通：开通时间ton=td+tr,从导通到截止：关闭时间toff=ts+tf,BJT饱和与截止两种状态的相互转换需要一定的时间才能完成。,13,“0”,“1”,“0”,“1”,3.1.5 BJT非门电路,14,CL的充、放电过程均需经历一定的时间，必然会增加输出电压O波形的上升时间和下降时间，导致基本的BJ

5、T反相器的开关速度不高。,基本BJT反相器的动态性能,若带电容负载,故需设计有较快开关速度的实用型TTL门电路。,15,CMOS集成电路 广泛应用于超大规模、甚大规模集成电路,4000系列,74HC 74HCT,74VHC 74VHCT,74LVC 74VAUC,74系列,74LS系列,74AS系列,74ALS,1、TTL与CMOS逻辑器件型号系列,数字集成电路简介,TTL集成电路 广泛应用于中、小规模集成电路,16,表面贴装(SMT)集成度高，面积小，引脚密度高,2、TTL与CMOS逻辑器件的封装,数字集成电路简介,双列直插式(DIP)强度高，耐高温性能好,17,3.2 TTL逻辑门电路,T

6、TL反相器的基本电路,TTL与非门电路,TTL或非门电路,集电极开路门和三态门电路,18,输出级T3、D、T4和Rc4构成推拉式的输出级。用于提高开关速度和带负载能力。,中间级T2和电阻Rc2、Re2组成，从T2的集电结和发射极同时输出两个相反的信号，作为T3和T4输出级的驱动信号；,输入级,中间级,输出级,3.2.1 TTL反相器,1.电路组成,输入级T1和电阻Rb1组成。用于提高电路的开关速度,19,2.TTL反相器的工作原理（逻辑关系、性能改善）,（1）当输入为低电平,VL=VB4 V BE4 VD,=5-0.7-0.7=3.6V(“1”),T1 饱和,VB1=0.9V,T2、T3截止,

7、T4、D导通,20,VB4=VC2=0.9V,2.TTL反相器的工作原理（逻辑关系、性能改善）,（2）当输入为高电平,vL=vCES3=0.2V(“0”),T2、T3饱和,T4、D截止,VB1=2.1V,VC1=1.4V,T1 倒置放大,21,逻辑真值表,22,（3）采用输入级以提高工作速度,当TTL反相器I由3.6V变0.2V的瞬间,T2、T3管的状态变化滞后于T1管，仍处于饱和导通状态。,T1管集极电流1iB1很快地从T2的基区抽走多余的存储电荷,使T2迅速脱离饱和进入截止状态。,T4立刻导通，使T3的集电极电流加大多余的存储电荷迅速从集电极消散而达到截止，从而加速了输出由低电平到高电平的

8、转换。,T1 放大,23,（4）采用推拉式输出级以提高开关速度和带负载能力,当O=0.2V时,T4截止，T3饱和导通，其饱和电流全部用来驱动负载。,a)带负载能力,当O=3.6V时,T3截止，T4组成的电压跟随器的输出电阻很小，所以输出高电平稳定，带负载能力也较强。,24,O由低到高电平跳变的瞬间，CL充电，其时间常数很小使输出波形上升沿陡直。,输出端接负载电容CL时，,b)输出级对提高开关速度的作用,而当O由高变低后，CL很快放电，输出波形的下降沿也很好。,25,多发射极BJT,3.2.2 TTL与非门电路,26,TTL与非门电路的工作原理,任一输入端为低电平时:,TTL与非门各级工作状态,

9、当输入端全部为高电平时：,输出低电平,输出高电平,27,实际的与非门器件,74LS002输入4与非门,74LS308输入与非门,28,3.2.3 TTL或非门,若A、B中有一个为高电平:,若A、B均为低电平:,T2A和T2B均将截止，T3截止。T4和D饱和，输出为高电平。,T2A或T2B将饱和，T3饱和，T4截止，输出为低电平。,29,vOH,vOL,形成低阻通路，产生很大的电流，从而有可能导致器件损坏。,3.2.4 集电极开路门和三态门电路,1、集电极开路门电路,30,1）集电极开路与非门电路,2）使用时的外电路连接,3）逻辑功能,4）OC门输出端连接实现线与,31,2、三态门(TSL),当

10、EN=3.6V时,三态与非门真值表,EN,32,当EN=0.2V时,EN,33,三态门的用途：,实现用一根导线轮流传送几个不同的数据或控制信号。,G1,G2,G3,L,34,3.3 MOS逻辑门电路,MOS开关及其等效电路,CMOS反相器,CMOS逻辑门电路,CMOS传输门,3.3.4 CMOS漏极开路门和三态门电路,逻辑门电路的外部特性,35,MOS管工作在可变电阻区，输出低电平。,MOS管截止，输出高电平。,当vI=0：,当vI=VDD：,MOS开关及其等效电路,36,MOS管相当于一个由vGS控制的无触点开关。,MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。,MOS管截止，

11、相当于开关“断开”输出为高电平。,当输入为低电平时：,当输入为高电平时：,37,MOS管截止，输出低电平。,当vI=0：,当vI=VDD：,MOS管工作在可变电阻区，输出高电平。,38,CMOS 反相器,1.工作原理,vi,vGSN,vGSP,TN,TP,vO,0V,0V,-10V,截止,导通,10V,VTN=2 V,VTP=-2 V,39,CMOS 反相器,1.工作原理,vi,vGSN,vGSP,TN,TP,vO,0V,0V,-10V,截止,导通,10V,10V,10V,0V,导通,截止,0V,VTN=2 V,VTP=-2 V,40,CMOS 反相器,1.工作原理,vi,vGSN,vGSP,

12、TN,TP,vO,0V,0V,-10V,截止,导通,10V,10V,10V,0V,导通,截止,0V,VTN=2 V,VTP=-2 V,逻辑表达式,41,P沟道MOS管输出特性曲线坐标变换,输入高电平时的工作情况,输入低电平时的工作情况,作图分析：,42,与非门,1.CMOS 与非门,VTN=2 V,VTP=-2 V,3.3.3 CMOS 逻辑门,0 0,0 1,1 0,1 1,1,1,1,0,43,CMOS 与非门工作原理,44,或非门,2.CMOS 或非门,0 0,0 1,1 0,1 1,1,0,0,0,VTN=2 V,VTP=-2 V,45,CMOS 或非门工作原理,46,3.异或门电路,

13、47,1、CMOS漏极开路门,输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。,3.3.4 CMOS漏极开路（OD）门和三态输出门电路,0,1,48,漏极开路门的结构与逻辑符号,(c)可以实现线与功能。,电路结构,逻辑符号,(b)与非逻辑不变；,漏极开路门输出连接,(a)工作时必须外接电源和电阻;,49,2、CMOS三态门,1,0,0,1,1,截止,导通,1,0,0,截止,导通,0,1,0,截止,截止,X,1,逻辑功能：高电平有效的同相逻辑门,0,1,50,3.3.5 CMOS传输门(双向模拟开关),1、CMOS传输门电路,电路,逻辑符号,

14、51,电路,2、CMOS传输门电路的工作原理,设|VTP|=|VTN|=2V,5V,+5V,5V到+5V,GSN VTN,TN截止,GSP=5V(-5V+5V)=(10 0)V,开关断开，不能转送信号,GSN=-5V(5V+5V)=(0-10)V,GSP0,TP截止,“0”=-5V，“1”=+5V,I的变化范围为5V+5V,52,+5V,5V,GSP=-5V(-3V+5V)=2V 10V,GSN=5V(-5V+3V)=(10 2)V,b、I=-3V 5V,GSNVTN,TN导通,a、I=-5V 3V,TN导通，TP导通,c、I=-3V3V,53,传输门组成的数据选择器,Z=0,TG1导通,TG

15、2断开L=X,TG2导通,TG1断开 L=Y,Z=1,3、传输门的应用,54,1.电压传输特性,输出电压vO与输入电压vI的关系,TTL门电压传输特性,3.3.6 逻辑门电路的外部特性,55,CMOS门电压传输特性,56,2.输入和输出的高、低电平,输出高电平的典型值VOH,输入低电平的上限值VIL,输入高电平的下限值VIH,输出低电平的典型值VOL,VOH,VOL,VIL,VIH,57,高电平噪声容限VNH：当前级门输出高电平时允许负向噪声电压的最大值。,低电平噪声容限VNL：当前级门输出低电平时允许正向噪声电压的最大值。,3.噪声容限,VNH=VOHVIH,VNL=VILVOL,在保证输出

16、电平不变的条件下，输入电平允许波动的范围。表示门电路的抗干扰能力。,58,IIH 输入高电平电流,IIL 输入低电平电流,4.输入伏安特性,59,5.输出特性,拉电流负载,IOH 输出高电平电流,灌电流负载,IOL输出低电平电流,60,扇出数：逻辑门在正常工作情况下，所能带同类门电路的最大数目。,(a)带拉电流负载,当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。,高电平扇出数:,扇入数：取决于逻辑门的输入端的个数。,6.扇入与扇出数,61,(b)带灌电流负载,当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低

17、电压VOL的升高。当输出为低电平，并且保证不超过输出低电平的上限值。,低电平扇出数:,62,7.传输延迟时间,传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。,tpd=(tPLH+tPHL)/2,63,CMOS反相器的工作速度,由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。,64,8.功耗,静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流与电源电压的乘积。,9.延时功耗积,是速度、功耗综合性的指标。DP=tpdPD,动态功耗：指的是电路在输出状态转换时的功耗。,对于TTL门电路来说，静态功耗

18、是主要的。,65,TTL门电路系列,66,CMOS门电路系列,（1）基本的CMOS 4000系列。（2）高速的CMOSHC系列。（3）与TTL兼容的高速CMOSHCT系列。,67,CMOS 门电路与TTL门电路性能比较,68,3.4.1 正负逻辑问题,3.4 逻辑描述中的几个问题,3.4.2 基本逻辑门的等效符号及其应用,69,3.4.1 正负逻辑问题,1.正负逻辑的规定,正逻辑,负逻辑,3.4 逻辑描述中的几个问题,正逻辑体制:将高电平用逻辑1表示，低电平用逻辑0表示,负逻辑体制:将高电平用逻辑0表示，低电平用逻辑1表示,70,_与非门,采用正逻辑,_或非门,采用负逻辑,与非 或非,2.正负

19、逻辑等效变换,与 或,非 非,71,3.4.2 基本逻辑门电路的等效符号及其应用,1、基本逻辑门电路的等效符号,与非门及其等效符号,72,或非门及其等效符号,73,2、逻辑门等效符号的应用,利用逻辑门等效符号，可实现逻辑电路的等效变换，从而减少实现电路的门的种类，简化电路。,74,控制电路,3、逻辑门等效符号强调低电平有效,系统输入信号中，有的是高电平有效，有的是低电平有效。,低电平有效，输入端加小圆圈；高电平有效，输入端不加小圆圈。,75,3.5 逻辑门电路使用中的几个实际问题,各种门电路之间的接口问题,门电路带负载时的接口问题,76,1)电压兼容：驱动器件的输出电压必须处在负载器件所要求的

20、输入电压范围，包括高、低电压值。,在数字电路或系统的设计中，往往将TTL和CMOS两种器件混合使用，以满足工作速度或者功耗指标的要求。由于每种器件的电压和电流参数各不相同，因而在这两种器件连接时，要满足驱动器件和负载器件以下两个条件：,2)电流兼容：驱动器件必须对负载器件提供足够大的拉电流和灌电流（属于门电路的扇出数问题）。,各种门电路之间的接口问题,77,1)负载器件所要求的输入电压,VOH(min)VIH(min),VOL(max)VIL(max),78,2)对负载器件提供足够大的灌电流和拉电流,IOH(max)IIH(total),IOL(max)IIL(total),79,驱动电路必须

21、能为负载电路提供足够的驱动电流,驱动电路 负载电路,1）VOH(min)VIH(min),2）VOL(max)VIL(max),4）IOL(max)IIL(total),驱动电路必须能为负载电路提供合乎相应标准的高、低电平,80,1、CMOS门驱动TTL门,VOH(min)=3.84V VOL(max)=0.33V,TTL门（74LS系列）：VIH(min)=2V VIL(max)=0.8V,IOL(max)=4mA,IIH(max)=0.02mA,VOH(min)VIH(min),VOL(max)VIL(max),带拉电流负载,电压兼容性,带灌电流负载,CMOS门(74HC系列）：,IOH(

22、max)=4mA,IIL(max)=0.4mA,81,例:用一个74HC00与非门电路驱动一个74系列TTL反相器和六个74LS系列逻辑门电路。试验算此时的驱动门电路是否过载？,82,总的输入电流IIL(total)=1.6mA+60.4mA=4mA,灌电流情况：,拉电流情况：,74HC00:IOH(max)=4mA74系列反相器:IIH(max)=0.04mA74LS门：IIH(max)=0.02mA,总的输入电流：IIH(total)=0.04mA+60.02mA=0.16mA,74HC00:IOL(max)=4mA74系列反相器:IIL(max)=1.6mA74LS门：IIL(max)=

23、0.4mA,驱动电路能为负载电路提供足够的驱动电流,83,2.TTL门驱动CMOS门,TTL门（74LS系列）：VOH(min)=2.7V VOL(max)=0.5V,VOH(min)VIH(min)不满足,CMOS门（74HC系列）：VIH(min)=3.5V VIL(max)=1.0V,84,1.用门电路直接驱动显示器件,3.4.2 门电路带负载时的接口电路,门电路的输入为低电平，输出为高电平时，LED发光,当输入信号为高电平，输出为低电平时,LED发光,85,2.机电性负载接口,用各种数字电路来控制机电性系统的功能,而机电系统所需的工作电压和工作电流比较大。要使这些机电系统正常工作，必须扩大驱动电路的输出电流以提高带负载能力，而且必要时要实现电平转移。,如果负载所需的电流不特别大，可以将两个反相器并联作为驱动电路，并联后总的最大负载电流略小于单个门最大负载电流的两倍。,如果负载所需的电流比较大，则需要在数字电路的输出端与负载之间接入一个功率驱动器件。,