数字电子技术高职学习资料.ppt

《数字电子技术高职学习资料.ppt》由会员分享，可在线阅读，更多相关《数字电子技术高职学习资料.ppt（98页珍藏版）》请在三一办公上搜索。

1、书名：数字电子技术ISBN：978-7-111-41204-5作者：刘苏英出版社：机械工业出版社本书配有电子课件,说课,一、数字电子技术在学科中的重要地位电工基础模拟电子技术数字电子技术电力电子技术二、如何学好这门课理实一体，尤其是实践，学会在实践中学习和巩固理论,说课,三、学习哪些内容 通过四个实际项目，学习数字电路基础知识，组合逻辑电路，时序逻辑电路，电子综合电路的分析和设计。四、学习过程中的要求 不迟到，不早退，不旷课，上课认真，态度端正，课下要求完成的作业和实践项目要不折不扣的完成。五、考核 理论+实操,项目1 基本逻辑门功能及静态参数测试,本项目主要是验证基本逻辑门的功能和静态参数。

2、讲述数字电路基础知识，包括数字电路概述、数制与编码、逻辑代数、逻辑函数的化简及基本逻辑门的测试等内容。,一、数字信号和数字电路,1.1 概述,二、数字电路的特点,1、数字电路的工作信号是离散的数字信号。2、数字电路中，半导体器件均工作在开关状态，即工作在饱和区和截止区。3、数字电路研究的主要问题是输入、输出之间的逻辑关系。4、数字电路的主要分析工具是逻辑代数。,三、数字电路的分类,只有多数载流子（电子或空穴）参与导电，故称单极型器件。场效应管,空穴和电子均参与导电，故称双极型器件。三极管,图1-1 模拟信号和数字信号波形图,图1-2 逻辑函数各表示形式转换图,主要要求：,1.2 数制与编码,一

3、、数制,1、十进制(Decimal),十进制有如下特点：,（1）它的数码K共有十个，为0、1、2、3、4、5、6、7、8、9。,（2）相邻位的关系：高位为低位的十倍，逢十进一，借一当十，即十进制 是以10为基数的计数体制。,（3）任何一个十进制都可以写成以10为底的幂之和的形式。,例如：(11.51)10,1101 1100 510-1 110-2,权 权 权 权,10i 称十进制的权 10 称为基数 0 9 十个数称数码,数码与权的乘积，称为加权系数,十进制数可表示为各位加权系数之和，称为按权展开式,(246.134)10=2102+4101+6100+110-1+310-2+410-3,2

4、、二进制(Binary),（XXX）2或（XXX）B,例如（1011）2或（1011）B,进位规律：逢二进一，借一当二,数码：0、1权：2i基数：2 系数：0、1,例如 0+1=1 1+1=10 11+1=100 10 1=1,按权展开式表示,(1011)2=123+022+121+120,将按权展开式按照十进制规律相加，即得对应十进制数。,(1011.11)2=123+022+121+120+12-1+12-2,=8+0+2+1+0.5+0.25=11.75,(1011.11)2=(11.75)10,3、八进制(0ctal),(XXX)8或(XXX)O,例如：（46）8或（46）O,进位规律

5、：逢八进一，借一当八。,数码：07权：8i 基数：8 系数：07,按权展开式表示,（46）8=481+6 80,（46）8=481+6 80=（38）10,将按权展开式按照十进制规律相加，即得对应十进制数。,（46）8=（38）10,4、十六进制(Binary),(XXX)16或(XXX)H,例如：（4E6）16或（4E6）H,进位规律：逢十六进一，借一当十六。,数码：09、A F权：16i 基数：16 系数：09、AF,按权展开式表示,（4E6）16=4162+E 161+6 160,（4E6）16=4162+14 161+6 160=（1254）10,将按权展开式按照十进制规律相加，即得对

6、应十进制数。,=（1254）10,（4E6）16=（1254）10,几种进制的优缺点:,以十进制和二进制作比较,十进制在日常生活中应用最多,是人们最熟悉和习惯的计数体制,但其十个数码在数字电路中难于找到十个状态与之对应数字电路的两个状态可用两个数码表示,故采用二进制.二进制计算规则简单,但人们对它不习惯,另外其数位较多,不易读写.利用二进制与十进制和十六进制的对应关系对十进制和十六进制以及二进制编码,用起来就很方便了。,二、几种不同数制间的转换,1、二进制、八进制、十六进制转换成十进制,可以将非十进制写为按权展开式,得出其相加的结果,就是对应的十进制数,例1,(11010)2=124+123+

7、022+121+020,=24+23+21=(26)10,例2,(1001.01)2=123+022+021+120+02-1+12-2,=23+20+2-2=(9.25)10,例3,(174)16=1162+7161+4160,=256+112+4=(372)10,2、十进制转换为二进制、八进制、十六进制,整数和小数分别转换 整数部分：除 2、8、16 取余法 小数部分：乘 2、8、16取整法,例1 将十进制数(26)10 转换成二进制数,26 余数,13,6,3,1,2,2,2,2,2,0,读数顺序,0.875,2,1.750 1,2,1.500 1,2,1.000 1,整数,读数顺序,一

8、直除到商为 0 为止,(26)10=(11010)2,0,1,0,1,1,例2 将（0.875）10转换为二进制数,（0.875）10=（0.111）2,乘到满足误差要求为止,补充：有效数字和有效数字位定义：从它最左端一位非零数字起，到最末一位所有数字都称为有效数字。,意义：一个n位有效数字前（n-1）位是准确可靠的，而末位一位是欠准的估计数字。一般规定误差不大于末位有效数字单位的一半。它表达了一定的准确度，不能多写，也不能少些。有效数字的位数与小数点无关，尾数的0也要写出。,知识点：1）可以从有效数字的位数估计出测量误差，一般规定误差不超过有效数字末位单位的一半。2）“0”在最左面为非有效数

9、字：3）有效数字不能因选用单位的变化而变化。例：0.1030A 表示含有误差：0.0001/2=0.00005A；有效数字位：1、0、3、0(最左端的0非有效数字)；用mA单位表示：103.0 mA;而不是103 mA,末位的0不能去掉。因此，若要求误差不大于2-n,则要乘 n-1 次。,例3 将(139)D转换成八进制数。,解：,例4 将(139)D转换成十六进制数。,解：,3、八进制数、十六进制数与二进制数的相互转换,因为23=8，所以对三位的二进制数来讲，从000111共有8种组合状态，我们可以分别将这8种状态用来表示八进制数码0，1，2，7。这样，每一位八进制数正好相当于三位二进制数。

10、反过来，每三位二进制数又相当于一位八进制数。同理，24=16，四位二进制数共有16种组合状态，可以分别用来表示十六进制的16个数码。这样，每一位十六进制数正好相当于四位二进制数。反过来，每四位二进制数相当于一位十六进制数。,例5 将八进制数（625）O转换为二进制数。解：（625）O（110010101）B例6 将二进制数(110100111)B转换为十六进制数。解：(110100111)B=(1A7)H 当要求将八进制数和十六进制数互相转换时，可通过二进制来完成。,例7 将（81）10转换为二进制、十六进制数,81,2,40,1,2,20,2,0,10,2,0,5,2,0,1,2,0,0,余

11、数,读数顺序,可用除基取余法直接求十六进制。或利用十六进制数码与二进制数码的对应关系，由二进制数转化为十六进制数。,每一个十六进制数码都可以用4位二进制来表示。所以可将二制数从低位向高位每4位一组写出各组的值，从左到右读写，就是十六进制。在将二进制数按4位一组划分字节时最高位一组位数不够可用0补齐。,（81）10=（1010001）2=（01010001）2=（51）16,小数点以后的二进制数转化为十六进制数在划分字节时是从高位到低们进行的。,2,1,2,1,三、编码,我们将若干位二进制数码组合起来表示数字、文字符号以及其它不同的事物，我们称这种二进制码为代码。赋予每个代码以固定的含义的过程，

12、就称为编码。常用的编码有二-十进制码、格雷码以及字符代码等。,用二进制码表示十进制码的编码方法称为二-十进制码，即BCD码。,若所需编码的信息有N项，则需二进制数码的位数n应满足：2n N,常用的BCD码几种编码方式如表所示,权为 8、4、2、1,比 8421BCD 码多余 3,取四位自然二进制数的前 10 种组合，去掉后 6 种组合 1010 1111。,用 BCD 码表示十进制数举例：,(473)10=（010001110011）8421 BCD,(36)10=(00110110)8421 BCD,(4.79)10=(0100.01111001)8421 BCD,(50)10=(01010

13、000)8421 BCD,注意区别 BCD 码与数制：,(150)10=(000101010000)8421 BCD,=(10010110)2=(226)8=(96)16,可靠性代码,奇偶校验码,组成,信 息 码：需要传送的信息本身。,1 位校验位：取值为 0 或 1，以使整个代码 中“1”的个数为奇数或偶数。,使“1”的个数为奇数的称奇校验，使“1”的个数为偶数的称偶校验。,主要要求：,1.3 逻辑代数,1.3.1 基本概念与基本逻辑运算,一、逻辑函数和逻辑变量,1、概念：以某种形式表达的逻辑自变量和逻辑结果的函数关系称为逻辑函数。,在逻辑代数中，逻辑变量也是用字母来表示的。逻辑变量的取值只

14、有两个：1和0。,注意,逻辑代数中的 1 和 0 不表示数量大小，仅表示两种相反的状态。,例如：开关闭合为 1 晶体管截止为 1 电位高为 1 断开为 0 导通为 0 低为 0,决定事物的因素（原因）为逻辑自变量，被决定的事物的结果为逻辑因变量。,逻辑代数：是讨论逻辑关系的一门学科，由数学家乔治.布尔创立，因此，又称布尔代数早期用于开关网络，因此又称开关代数。2、逻辑函数的表示方法：逻辑表达式、真值表、逻辑（电路）图、卡诺图、时序图等。真值表：反映一个逻辑函数在各种条件组合下的各种结果，从具体要求可写出真值表，进而写出逻辑表达式，进而又可得到逻辑电路图。真值表是所有条件与结果的列表，n个变量则

15、有2n种不同组合。,逻辑表达式：与普通代数中函数表达式基本一样。逻辑电路图：用基本的逻辑门符号构成的电路图，它能表达输入、出之间的关系。卡诺图：是真值表的另一种表示方法，因此，它也能描述逻辑函数。时序图：随时间变化的数字波形图。,二、基本逻辑函数及运算,1.与逻辑,决定某一事件的所有条件都具备时，该事件才发生。,逻辑表达式 Y=A B 或 Y=AB,与门(AND gate),若有 0 出 0；若全 1 出 1,真值表,逻辑表达式,开关 A 或 B 闭合或两者都闭合时，灯 Y 才亮。,2.或逻辑,决定某一事件的诸条件中，只要有一个或一个以上具备时，该事件就发生。,若有 1 出 1若全 0 出 0

16、,逻辑表达式 Y=A+B,或门(OR gate),1,3.非逻辑,决定某一事件的条件满足时，事件不发生；反之事件发生。,1,非门(NOT gate)又称“反相器”,与非逻辑(NAND),先与后非,若有 0 出 1若全 1 出 0,或非逻辑(NOR),先或后非,若有 1 出 0若全 0 出 1,与或非逻辑(AND OR INVERT),先与后或再非,由基本逻辑运算组合而成,可以有二个以上的输入变量,三、复合逻辑函数,异或逻辑(Exclusive OR),若相异出 1若相同出 0,同或逻辑(Exclusive-NOR，即异或非),若相同出 1若相异出 0,注意：异或和同或互为反函数，即,只能是二个

17、输入变量,1.3.2 逻辑代数的基本定律和规则,主要内容：,基本公式、定律和常用规则,逻辑函数的代数化简法,一、逻辑代数的基本公式,1、与普通代数相似的定律,交换律:AB=B A A+B=B+A,结合律:(A B)C=A(B C)(A+B)+C=A+(B+C),分配律:A(B+C)=AB+AC,与对或的分配,分配律:A+BC=(A+B)（A+C),或对与的分配,2.变量常量关系定律,01律:A1=A A 0=0 A+1=1 A+0=A,注:A代表1和0,3.逻辑代数的特殊定律,重叠律:A A=A A+A=A,（摩根定律）,4.吸收律,推广公式：,总之：,A+AB=A,将“B”以（BC）代入,二

18、、关于等式的基本规则,1.代入规则,将等式两边出现的同一变量都以一个相同的逻辑函数代之，则等式仍成立，这个规则称为代入规则。,2.反演规则,在使用反演规则时需要注意两点：,(1)必须遵守“先括号、然后乘、最后加”的运算顺序。,(2)不属于单个变量上的反号应保留不变。,例：,（1）,（2）,求函数 和 的反函数：,（1）,（2）,3.对偶规则,对于任何一个逻辑式Z，如果将其中“”换成“+”、“+”换成“、0换成1，1换成0，则得到一个新的函数式，这个函数Z的对偶式，记作Z。,可以证明，若两个逻辑式相等，则它们的对偶式也相等，这就是对偶规则。,对偶规则的应用：,运用对偶规则可以使人们要证明的公式大

19、大减少。假如要求证Z1和Z2是否相等，则只需证明其对偶式Z1、Z2 是否相等（即如已知Z1=Z2，那么Z1和Z2必然相等）。,例:A（B+C）=AB+AC，求这一公式两边的对偶式，则有分配律A+BC=（A+B)(A+C)成立。,1.4.1 代数法化简,1.逻辑函数表达式的标准形式和最简式含义,1.4 逻辑函数的化简,与或表达式最实用，最简与或表达式有两个特点：与项（乘积项）的个数最少每个乘积项中变量个数最少,2.代数化简法,代数化简法也称公式化简法，其实质就是反复使用逻辑代数的基本定律和常用公式，消去多余的乘积项和每个乘积项中多余的因子，以求得最简式。,使逻辑式最简，以便设计出最简的逻辑电路，

20、从而节省元器件、优化生产工艺、降低成本和提高系统可靠性。,1.并项法:,运用，将两项合并为一项，并消去一个变量。,例题：,2.吸收法：,（1）,（2）,例题：,A+AB=A 将多余的乘积项AB吸收掉,和,3.消去法：,消去乘积项中的多余因子；,消去多余的项BC。,例题：,、A+A=A 或,4.配项法：,用该式乘某一项，可使其变为两项，再与其它项合并化简。用该式在原式中配重复乘积或互补项，再与其它项合并化简。,例题：,例题：,证：根据摩根定理，得,1.4.2 卡诺图化简法,主要内容:,一、逻辑函数的最小项及最小项表达式,对于n变量函数，如果其与或表达式的每个乘积项都包含n个因子，而这n个因子分别

21、为n个变量的原变量或反变量，每个变量在乘积项中仅出现一次，这样的乘积项称为函数的最小项，这样的与或式称为最小项表达式。,由函数的真值表可直接写出函数的最小项表达式，即将真值表中所有使函数值为1的各组变量的取值组合以乘积项之和的形式写出来，在乘积项中，变量取值为1写原变量文字符号，变量取值为0写反变量文字符号。,例：,的真值表为：,1.最小项的编号,一个n变量函数，最小项的数目为2n个，其中所有使函数值为1的各最小项之和为函数本身，所有使函数值为0的各最小项之和为该函数的反函数。,为了表示方便，最小项常以代号的形式写为 mi,m 代表最小项，下标 i为最小项的编号。i 是 n 变量取值组合排成二

22、进制数所对应的十进制数。,如何编号？,3 变量逻辑函数的最小项有 23=8 个,将输入变量取值为 1 的代以原变量，取值为 0 的代以反变量，则得相应最小项。,简记符号,例如,例:,2.最小项的性质,根据最小项的定义，不难证明最小项有如下性质:,对输入变量任何一组取值在所有最小项（2n个）中，必有一个而且仅有一个最小项的值为1。,在输入变量的任何一组取值下，任意两个最小项的乘积为0。,全体最小项的和为1。,乘积项中各因子仅以元变量和反变量的形式出现,乘积项中因子个数为变量个数。,二、逻辑函数的卡诺图表示方法,1.卡诺图的画法规则,卡诺图是逻辑函数的图形表示方法，它以其发明者美国贝尔实验室的工程

23、师卡诺而命名。,将n 变量函数填入一个矩形或正方形的二维空间即一个平面中，把矩形或正方形等分为2n个小方格，这些小方格分别代表n变量函数的2n个最小项，每个最小项占一格。在画卡诺图时，标注变量区域划分的方法是分别以各变量将矩形或正方形的有限平面一分为二，其中一半定为原变量区，在端线外标原变量符号并写为1，另一半定为反变量区（可不标反变量符号）并写成0。,要求上下、左右、相对的边界、四角等相邻格只允许一个因子发生变化（即相邻最小项只有一个因子不同）。,左上角第一个小方格必须处于各变量的反变量区。,变量位置是以高位到低位因子的次序，按先行后列的序列排列。,将 n 变量的 2n 个最小项用 2n 个

24、小方格表示，并且使相邻最小项在几何位置上也相邻且循环相邻，这样排列得到的方格图称为 n 变量最小项卡诺图，简称为变量卡诺图。,卡诺图画法规则如图所示:,2.用卡诺图表示逻辑函数,具体做法：,如果逻辑函数式为最小项表达式，就在卡诺图上把式中各最小项所对应的小方格内填1，其余的方格填入0，这样就得到表示该逻辑函数的卡诺图了。,例1：,用卡诺图表示逻辑函数：,（1）根据逻辑函数画卡诺图,解：因为函数Z为四变量最小项表达式，应首先确定各最小项编号，并将函数写为 的形式，有,然后画出四变量卡诺图，将对应于函数式中各最小项的方格位置上填入1，其余方格位置上填入0，就得到了如图所示的函数Z的卡诺图。,（2）

25、由卡诺图求函数式,例2：已知逻辑函数F的卡诺图如图所示，试写出 F的函数式。,解：因为F等于卡诺图中填入1的那些最小项之和,因此：,（3）用与或式直接填入卡诺图,首先将函数变换为与或表达式（不必变换为最小项之和的形式），然后在变量卡诺图中将每个乘积项中各因子所共同占有的区域的方格中都填入1，其余的填0，就得到了函数的卡诺图。这种做的依据是，任何一个非最小项的乘积项得用配项的方法都可以写为最小项之和的形式，这个乘积项就是那些被展开的最小项的公因子。,CD 是 m3、m7、m11、m15 的公因子,例3：试将函数 填入卡诺图。,解：首先将 Z 变换为与或式,三、用卡诺图法化简逻辑函数,一、在逻辑函

26、数与或表达式中，如果两乘积项仅有一个因子不同，而这一因子又是同一变量的原变量和反变量，则两项可合并为一项，消除其不同的因子，合并后的项为这两项的公因子。,例：某四变量函数中包含m6,m7,m14,m15,则用代数法化简时写成：,而在卡诺图中，这四项几何相邻，很直观，可以把它们圈为一个方格群，直接提取其公因子BC，如图所示：,画卡诺图合并圈的基本方法和原则如下：圈内1格的个数必须是2i，简称“方”。使合并圈尽可能的少。因为每个合并圈都是一个乘积项，化简要尽可能减少乘积项的数目，使门电路少，电路简单，简称“少”。使合并圈尽可能的大。因为合并圈越大，消去的变量数目就越多，乘积因子个数就越少，函数就越

27、简单，简称“大”。每个合并圈都可以包含其他合并圈中的1，但是这个合并圈中必须有新的1出现，不能全是其他圈中的1，简称“新”。,四、用卡诺图化简逻辑函数的步骤,1.首先将逻辑函数变换为与或表达式。,2.画出逻辑函数的卡诺图。,3.画合并圈。将包含2i（i=0，1，2，3，）个相邻为1的小方格圈起来，目的在于合并最小项，消去一些变量。两个相邻小方格，可合并一次，消除一个变量；四个相邻小方格、或是四个角、或者一行、或者一列都可合并一次，消除两个变量；八个相邻小方格、或者两行、或者两列、或者两边行、或者两边列均可合并一次，消除三个变量。,4.合并最小项，写出最简与或表达式。,卡诺图化简实例,在画包围圈

28、时必须注意：,（1）包围圈越大越好；,（2）包围圈个数越少越好；,（3）同一个“1”方块可以被圈多次（A+A=A）；,（4）每个包围圈要有新成分；,（5）画包围圈时，先圈大，后圈小；,（6）不要遗漏任何“1”方块。,例1：利用图形法化简函数,解：1.先把函数Z 填入四变量卡诺图，如图。,2.画包围圈。从图中看出，m(6,7,14,15)不必再圈了，尽管这个包围最大，但它不是独立的，这四个最小项已被其它四个方格群全圈过了。,3.提取每个包圈圈中最小项的公因子构成乘积项，然后将这些乘积相加得到简化的与或表达式：,例2：利用图形法将下式化为最简与或逻辑式,解：1.首先将函数Z填入四变量卡诺图。,2.

29、画方格群。,3.整理每个方格群的公因子作为乘积项。,4.将上一步骤中各乘积项加起来，得到最简与或函数式为：,例3：函数Y的卡诺图如图所示，求其最简与或式,解：1.在图中将0圈为方格群，写出反函数 的表达式,2.将 取反求原函数。,得：,五、具有无关项的逻辑函数及其化简,逻辑函数的某些最小项根本不会出现或不允许出现。例如BCD编码中，16种码组合中就有6种码不会出现，我们把这种根本不会出现的最小项称为约束项，而有些情况下，逻辑函数的某些最小项对逻辑函数值没有影响，我们把这些最小项称为任意项。约束项和任意项统称为无关项。因为无关项不会出现或不影响函数的结果，所以在用卡诺图化简法化简具有无关项逻辑函

30、数时，可以把这些无关项视作“1”或“0”处理，对函数的功能不会影响，却可以使函数式大大简化。,无关项在卡诺图化简函数中的应用。,例：化简具有约束项的函数：,解：首先将m项、d 项填卡诺图，其余位置填0，如图所示。然后按规则画方格群，整理出化简后的函数式为：,因为约束项是不会出现的项，或是对函数值无影响的项，所以将其取为0 还是取为1 都可以。在卡诺图中，无关项所对应的小方格内填 或。,注：,卡诺图中的无关项“”既可当作1也可当作0来对待，画方格时可以把“”包括在里面。其原则仍然是相邻最小项构成方格最大、方格群数目最少为好。但要注意方格群中必须包含有效最小项，不能全是无关项，而且，只要按此原则把

31、1圈完，有些无关项不是非得用不可。这样得到的各乘积项既具有独立性又最简化。,卡诺图作为简便可靠的逻辑分析工具，在解析逻辑电路和设计逻辑电路时经常会用到，所以应当熟练地掌握。,主要要求：,2、已知逻辑函数式求真值表和逻辑图。,3、已知逻辑图求逻辑函数式和真值表。,附1 逻辑函数的几种表示方法及其相互转换,逻辑函数的几种表示方法:逻辑表达式、真值表、逻辑（电路）图、卡诺图、时序图等。真值表：反映一个逻辑函数在各种条件组合下的各种结果，从具体要求可写出真值表，进而写出逻辑表达式，进而又可得到逻辑电路图。真值表是所有条件与结果的列表，n个变量则有2n种不同组合。可以由实际要求写出真值表可以由逻辑表达式

32、写出真值表,逻辑表达式：与普通代数中函数表达式基本一样。可以由逻辑图写出逻辑表达式可以由真值表写出逻辑表达式逻辑电路图：与普通的电路图基本一样，只不过它是右逻辑元件组成的。可以由逻辑表达式画出逻辑图可以由真值表写出逻辑表达式，进而画出逻辑图卡诺图：是真值表的另一种表示方法，因此，它也能描述逻辑函数。时序图：数据随时间变化的图形。,在数字电路中，对逻辑变量的逻辑状态用不同的逻辑体制表示时，所得的逻辑函数也就不同。,当逻辑电路中的高电平用逻辑1表示，低电平用逻辑0表示，称之正逻辑；若高电平用逻辑0表示，低电平用逻辑1表示，称之为负逻辑。,附2 关于正逻辑和负逻辑的规定及其转换,任务分析,数字电路既

33、能进行数据运算，又能进行逻辑运算，即具有“逻辑判断”功能，所以也称为逻辑电路。数字集成逻辑电路有多种类型，常用的有 TTL和CMOS两种类型，逻辑电路所使用的逻辑电平也有多种。使用者必须清楚自己所使用的逻辑电路类型和逻辑电平标准，了解集成门电路从导通到截止所需要的转换条件所表现出来的转换特性，诸如开门电平、输出高电平、输出低电平等这样一些静态参数，以及诸如平均传输延迟时间一类的动态参数。,1、逻辑电平的一些基本概念（1）输入高电平（VIH）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于VIH时，则认为输入电平为高电平。（2）输入低电平（VIL）：保证逻辑门的输入为低电平时所

34、允许的最大输入低电平，当输入电平低于VIL时，则认为输入电平为低电平。（3）输出高电平（VOH）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此VOH。,（4）输出低电平（VOL）：保证逻辑门的输出为低电平时的输出电平最大值，逻辑门的输出为低电平时的电平值都必须小于此VOL。（5）阈值电平(VT)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于VIL、VIH之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证有稳定的输出，则必须要求输入高电平 VIH，输入低电平VIL，而如果输入电平在阈值上

35、下，也就是VILVIH这个区域，电路的输出会处于不稳定状态。,（6）IOH：逻辑门输出为高电平时的负载电流（为拉电流）。（7）IOL：逻辑门输出为低电平时的负载电流（为灌电流）。（8）IIH：逻辑门输入为高电平时的电流（为灌电流）。（9）IIL：逻辑门输入为低电平时的电流（为拉电流）。,2、逻辑电平分类 逻辑电平有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVDS、GTL、BTL、ETL、GTLP、RS232、RS422、RS485等标准。常用的逻辑电平有TTL、CMOS、LVTTL、ECL、PECL、GTL、RS232、RS422、LVDS等。,3、TTL和CMOS集成电

36、路使用规则（1）TTL集成电路使用规则1）接插集成块时，要认清定位标记，不得插反。2）电源电压使用范围为4.5V5.5V，一般接5V。3）闲置输入端的处理方法：悬空 直接接电源电压VCC（也可以串入一只110K的固定电阻）或接至某一固定电压(2.4V4.5V)的电源上。若前级驱动能力允许，可以与使用的输入端并联。,4）输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。5）输出端不允许并联使用（集电极开路门和三态输出门除外）。6）输出端不允许直接接地或直接接5V电源,（2）CMOS集成电路的使用规则 1)VDD接电源正极，VSS接电源负极（通常接地）。CC4000系列的电源电压允许在318V范围内选择，通常接在515V范围内。2)所有输入端一律不准悬空闲置输入端的处理方法：按照逻辑要求，直接接VDD（与非门）或VSS（或非门）。在工作频率不高的电路中，允许输入端并联使用。,3)输出端不允许直接与VDD或VSS连接。4)在装接电路，改变电路连接或插、拔电路时，均应切断电源，严禁带电操作。5)焊接、测试和储存时的注意事项：电路应存放在导电的容器内，有良好的静电屏蔽；焊接时必须切断电源，电烙铁外壳必须良好接地，或拔下烙铁，靠其余热焊接；所有的测试仪器必须有良好的接地；,任务实施,按教材上步骤逐一进行。,