数字电子技术基础第四章重点(最新版).ppt

《数字电子技术基础第四章重点(最新版).ppt》由会员分享，可在线阅读，更多相关《数字电子技术基础第四章重点(最新版).ppt（63页珍藏版）》请在三一办公上搜索。

1、概述,第 4 章 集成触发器,触发器的基本形式,无空翻触发器,触发器的应用,本章小结,主要要求：,了解触发器的基本特性和作用。,了解触发器的类型和逻辑功能的描述方法。,4.1 概述,一、触发器的基本特性和作用,Flip-Flop，简写为 FF，又称双稳态触发器。,一个触发器可存储 1 位二进制数码,触发器的作用,触发器有记忆功能，由它构成的电路在某时刻的输出不仅取决于该时刻的输入，还与电路原来状态有关。而门电路无记忆功能，由它构成的电路在某时刻的输出完全取决于该时刻的输入，与电路原来状态无关；,触发器和门电路是构成数字电路的基本单元。,二、触发器的类型,根据逻辑功能不同分为,根据触发方式不同分

2、为,根据电路结构不同分为,三、触发器逻辑功能的描述方法,主要有特性表、特性方程、驱动表(又称激励表)、状态转换图和波形图(又称时序图)等。,四、一些约定,1态：,0态：,不定状态：,现态：触发器在接受信号之前所处的状态。记为Qn。,次态：触发器在接收信号之后建立的新的稳 定状态，记为Qn+1。,主要要求：,掌握与非门结构基本 RS 触发器的电路、逻辑功能和工作特点。,了解同步触发器的结构、工作特点和存在问题。,4.2 触发器的基本形式,掌握触发器的 0 态、1 态、置 0、置 1、触发方式、现态、次态和空翻等概念。,了解触发器逻辑功能的描述方法。,掌握 RS 触发器、D 触发器、JK 触发器的

3、逻辑功能及其特性方程。,一、基本 RS 触发器,Basic Flip-Flop,返回,(一)由与非门组成的基本 RS 触发器,接上反馈后，,即当 Sd由0变为1时，或者由1变为0时，状态能保持住。,1.电路结构及逻辑符号,置0端，也称复位端。R 即 Reset,置1端，也称置位端。S 即 Set,工作原理,2.工作原理及逻辑功能,0,1,1,1 1,0,触发器被置 0,2.工作原理及逻辑功能,1,0,0,1 1,1,触发器被置 1,2.工作原理及逻辑功能,G1 门输出,G2 门输出,2.工作原理及逻辑功能,特性表,3.逻辑功能的特性表描述,与非门组成的基本 RS 触发器特性表,注意,特性方程：

4、,状态转换图,波形分析举例,解：,初态为 0，故保持为 0。,(二)基本 RS 触发器的两种形式,二、同步触发器,Synchronous Flip-Flop,实际工作中，触发器的工作状态不仅要由触发输入信号决定，而且要求按照一定的节拍工作。为此，需要增加一个时钟控制端 CP。,CP 即 Clock Pulse，它是一串周期和脉宽一定的矩形脉冲。,具有时钟脉冲控制的触发器称为时钟触发器，又称钟控触发器。,同步触发器是其中最简单的一种，而基本 RS 触发器称异步触发器。,(一)同步 RS 触发器,(一)同步 RS 触发器,工作原理,CP=0 时，G3、G4被封锁，输入信号 R、S不起作用。基本 R

5、S 触发器的输入均为 1，触发器状态保持不变。,CP=1 时，G3、G4解除封锁，将输入信号 R 和 S 取非后送至基本 RS 触发器的输入端。,1.电路结构与工作原理,RS功能,R、S 信号高电平有效,2.逻辑功能与逻辑符号,3.同步 RS 触发器的特性表与特性方程,特性表,RS 触发器功能也可用特性表与特性方程来描述。,特性方程指触发器次态与输入信号和电路原有状态之间的逻辑关系式。,解：,例 试对应输入波形画出下图中 Q 端波形。,原态未知,VCC,(二)同步 D 触发器,(二)同步 D 触发器,1.电路结构、逻辑符号和逻辑功能,D,同步 D 触发器功能表,称为 D 功能,特点：Qn+1

6、跟随 D 信号,解：,例 试对应输入波形画出下图中 Q 端波形(设触发器 初始状态为 0)。,触发器,初始状态为 0,同步触发器在 CP=1 期间能发生多次翻转，这种现象称为空翻,2.D 触发器的特性表、特性方程、驱动表和状态转换图,由触发器现态和次态的取值来确定输入信号取值的关系表，又称激励表。,用圆圈及其内的标注表示电路的所有稳态，用箭头表示状态转换的方向，箭头旁的标注表示状态转换的条件。,它们是触发器逻辑功能的不同描述方法，也是时序逻辑电路逻辑功能的描述方法。,特性方程,Qn+1=D,D 触发器驱动表,0 00 11 01 1,00,11,无约束,Qn+1 在 D=0 时就为 0，与 Q

7、n 无关。,0 00 11 01 1,0 1,D=1,D=0,D=0,D=1,Qn+1 在 D=1 时就为 1，与 Qn 无关。,2.D 触发器的特性表、特性方程、驱动表和状态转换图,同步D触发器状态转换图,(三)同步 JK 触发器,(三)同步 JK 触发器,功能表,电路结构,称为 JK 功能，即 JK=00 时保持；JK=11 时翻转；J K 时 Qn+1 值与 J 相同。,不变,Qn,置 0,0,翻转,置 1,1,0,特性表,特性方程,驱动表,0,无约束条件,状态转换图,0 1,J=0K=,1,1,0,J=1K=,J=K=0,J=K=1,解：,例 设触发器初始状态为 0，试对应输入波形画出

8、 Q 端波形。,触发器初始状态为 0,(四)同步触发器的特点,同步触发器的触发方式为电平触发式,同步触发器的共同缺点是存在空翻,主要要求：,了解无空翻触发器的类型，掌握其工作特点。,能根据触发器符号识别其逻辑功能和触发方式，并进行波形分析。,4.3 无空翻触发器,Master-Slave Flip-Flop,Edge-Triggered Flip-Flop,一、无空翻触发器的类型和工作特点,工作特点：CP=1 期间，主触发器接收输入信号；CP=0 期间，主触发器保持 CP 下降沿之前状态不变，而从触发器接受主触发器状态。因此，主从触发器的状态只能在 CP 下降沿时刻翻转。这种触发方式称为主从触

9、发式。,工作特点：只能在 CP 上升沿(或下降沿)时刻接收输入信号，因此，电路状态只能在 CP 上升沿(或下降沿)时刻翻转。这种触发方式称为边沿触发式。,主从触发器和边沿触发器有何异同？,只能在 CP 边沿时刻翻转，因此都克服了空翻，可靠性和抗干扰能力强，应用范围广。,相同处,电路结构和工作原理不同，因此电路功能不同。为保证电路正常工作，要求主从 JK 触发器的 J 和 K 信号在 CP=1 期间保持不变；而边沿触发器没有这种限制，其功能较完善，因此应用更广。,相异处,单击此处将跳过刚才讲过的主从RS触发器内容,给主从触发器提供反相的时钟信号，使它们在不同的时段交替工作。,主从 RS 触发器电

10、路、符号和工作原理,表示时钟触发沿为下降沿,Q=Q从,主从 RS 触发器工作原理,CP=1 期间，主触发器接受输入信号，从触发器被封锁，使主从 RS 触发器状态保持不变。,BACK,Q=Q从,无空翻触发器的学习重点是根据逻辑符号识别其功能，理解其应用。下面介绍常用无空翻触发器的符号及其应用注意事项。,二、常用无空翻触发器及其符号,主从触发器,边沿触发器,图4.2.17 维持阻塞结构的D触发器,返回,一、边沿触发器,（一）维持阻塞结构的D触发器,利用反馈脉冲的维持阻塞作用来防止空翻。,1电路组成,2工作原理,结论：当D=1时，输出状态变化只发生在CP由0变成1这一时刻，Q n+1=1；,D=0

11、时,D=1时,结论：当D=0时，输出状态变化只发生在CP由0变成1这一时刻，Q n+1=0；,图4.2.18 具有异步置位、复位端和多输入 端的维持阻塞D触发器,返回,如图所示D触发器的状态方程：,Qn+1=D,（二）利用传输延迟时间的边沿触发器,图4.2.19 利用传输延迟时间的边沿触发器,如图所示JK触发器的状态方程：,具有异步端的边沿 JK 触发器,T触发器的状态方程,构成：JK触发器的J、K接在一起。,注意,(1)弄清时钟触发沿是上升沿还是下降沿？,(2)弄清有无异步输入端？异步置 0 端和异步置 1 端是低电平有效还是高电平有效？,(4)边沿触发器的逻辑功能和特性方程与同步触发器的相

12、同，但由于触发方式不一样，因此，它们的逻辑功能和特性方程成立的时间不同。边沿触发器的逻辑功能和特性方程只在时钟的上升沿(或下降沿)成立。,(3)异步端不受时钟 CP 控制，将直接实现置 0 或置 1。触发器工作时，应保证异步端接非有效电平。,三、边沿触发器工作波形分析举例,解：,例设触发器初态为 0，试对应输入波形画出 Q1、Q2 的波形。,D 触发器特性方程为 Qn+1=D,功能是翻转,因此,1,0,触发器初态为 0,该电路的功能是：在时钟触发沿到达时状态发生翻转，这种功能称为计数功能，相应触发器称为计数触发器。,解：,例设触发器初态为 1，试对应输入波形画出 Q1、Q2 的波形。,触发器初

13、态为 1,1,0,1,0,触发器初态为 1,主要要求：,掌握常用触发器的工作特点、符号、逻辑功能和特性方程，会画工作波形。,了解触发器各种逻辑功能间的转换方法。,4.4 触发器的应用,理解触发器及其简单应用电路的分析方法。,一、触发器的五种逻辑功能及其转换,(一)触发器五种逻辑功能的比较,无约束，但功能少,无约束，且功能强,令 J=K=T即可,令J=K=1即可,(二)不同逻辑功能间的相互转换,因此，令,已有 Qn+1=D 欲得Qn+1=,因此，令D=,二、触发器的应用与分析举例,触发器由门电路构成，因此，门电路的应用注意事项在这里多适用。例如，TTL 触发器的输入端悬空相当于输入高电平，而 C

14、MOS 触发器的输入端不允许悬空。,应用注意,实际工作中，应根据需要选定触发器的功能和触发方式。例如：同步触发器通常只用于数据锁存，构成计数器、移位寄存器时一般要用边沿触发器。,例 下图为分频器电路，设触发器初态为 0，试画出 Q1、Q2 的波形并求其频率。,解：,fQ1=fCP/2=2 MHz，fQ2=fCP/4=1 MHz,CP,对 CP 二分频,对 CP 四分频,解：,例 试对应输入波形画出下图电路的输出波形。,触发器和门电路是构成数字系统的基本逻辑单元。前者具有记忆功能，用于构成时序逻辑电路；后者没有记忆功能，用于构成组合逻辑电路。,本章小结,触发器有两个基本特性：有两个稳定状态；在外

15、信号作用下，两个稳定状态可相互转换，没有外信号作用时，保持原状态不变。因此，触发器具有记忆功能，常用来保存二进制信息。,一个触发器可存储 1 位二进制码，存储 n 位二进制码则需用 n 个触发器。,触发器的逻辑功能是指触发器的次态与现态及输入信号之间的逻辑关系。其描述方法主要有特性表、特性方程、驱动表、状态转换图和波形图(又称时序图)等。,触发器根据逻辑功能不同分为,根据触发方式不同分为,根据是否受时钟控制分为,基本 RS 触发器是构成各种触发器的基础。它的输出受输入信号直接控制，不能定时控制，常用作集成触发器的辅助输入端，用于直接置 0 或直接置 1。,使用时须注意弄清它的有效电平，并满足约

16、束条件。,基本 RS 触发器,同步触发器、主从触发器和边沿触发器,不同触发方式的工作特点,正电平触发式触发器的状态在 CP=1 期间翻转，在 CP=0 期间保持不变。电平触发式触发器的缺点是存在空翻现象，通常只能用于数据锁存。,主从触发器由分别工作在时钟脉冲 CP 不同时段的主触发器和从触发器构成，通常只能在 CP 下降沿时刻状态发生翻转，而在 CP 其它时刻保持状态不变。它虽然克服了空翻，但对输入信号仍有限制。,分析触发器时应弄清楚触发器的功能、触发方式和触发沿(或触发电平)，并弄清楚异步输入端是否加上了有效电平。,边沿触发器只能在 CP 上升沿(或下降沿)时刻接收输入信号，其状态只能在 CP 上升沿(或下降沿)时刻发生翻转。它应用范围广、可靠性高、抗干扰能力强。,