应用电工学少学时第12章组合逻辑电路.ppt

《应用电工学少学时第12章组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《应用电工学少学时第12章组合逻辑电路.ppt（60页珍藏版）》请在三一办公上搜索。

1、12.4 组合逻辑电路的设计,第 12 章 组合逻辑电路,12.1 集成基本门电路,12.2 集成复合门电路,12.3 组合逻辑电路的分析,12.5 编码器,12.6 译码器,第11章 目录,数字电路所研究的问题和模拟电路相比有以下几个主要不同点：（1）数字电路中的信号在时间上是离散的脉冲信号，而模拟电路中的信号是随时间连续变化的信号。（2）数字电路所研究的是电路的输入输出之间的逻辑 关系，而模拟电路则是研究电路的输入输出之间的 大小相位等问题。（3）在两种电路中，晶体管的工作状态不同。数字电路 中晶体管工作在开关状态，也就是交替地工作在饱 和与截止两种状态，而在模拟电路中晶体管多工作 在放大

2、状态。,本章将介绍几种基本逻辑关系，逻辑代数，及逻辑代数化简等问题。,概 述,第10章 概述,一类称为模拟信号，它是指时间上和数值上的变化都是连续平滑的信号，如图（a）中的正弦信号，处理模拟信号的电路叫做模拟电路。,电子电路中的信号分为两大类：,一类信号称为数字信号，它是指时间上和数值上的变化都是不连续的，如图（b）中的信号，处理数字信号的电路称为数字电路。,第10章 概述,脉冲信号是指作用时间很短的突变电压或电流,矩形波,三角波,梯形波,尖顶波,第10章 概述,A,B,C,F,与逻辑：当决定事件的各个条件全部具备之后，事件才 会发生。,（一）与门电路,12.1 集成基本门电路,门电路：实现各

3、种逻辑关系的电路,开关的接通与断开可用0和1表示，如开关接通用1表示，开关断开用0表示。灯亮可用1表示，灯灭可用0表示。,A、B、C三个开关能组成8个状态，它与F之间的逻辑关系如表，这种表示逻辑关系的表称为逻辑状态表，又称真值表。,第11章11 1,真值表,与门逻辑符号,逻辑式,实现与逻辑关系的电路称为与门电路。,开关的接通、断开与灯亮的逻辑关系反映在逻辑电路中则是输入和输出电位的高与低。通常称高电位为高电平，低电位为低电平，并分别用1和0来表示。,这种逻辑关系称为正逻辑，反之称为负逻辑。,第11章11 1,F=AB,例：根据输入A、B波形画出输出F波形。,第11章11 1,A,B,C,F,或

4、逻辑：当决定事件的各个条件中有一个或一个以上具备之后，事件就会发生。,或门逻辑符号,或门逻辑式,（二）或门电路,实现或逻辑关系的电路称为或门电路。,第11章11 1,例：图所示为一保险柜的防盗报警电路。保险柜的两层门上各装有一个开关。门关上时，开关闭合。当任一层门打开时，报警灯亮，试说明该电路的工作原理。,第11章11 1,F,非逻辑：决定事件的条件只有一个，当条件具备时，事件不会发生，条件不存在时，事件发生。,A,R,非门逻辑符号,非门逻辑式,（三）非门电路,实现非逻辑关系的电路称为非门电路。,第11章11 1,（四）逻辑代数的基本运算规则及定理,1.基本运算规则,或：0+1=1+0=1+1

5、 0+0=0,2.逻辑代数的基本定律,分配律：A(B+C)=A B+A C A+B C=(A+B)(A+C),与：0 0=0 1=1 0 1 1=1,推论：A+0=A A+1=1 A 0=0 A=0 A 1=A,交换律：A+B=B+A A B=B A,结合律：A+(B+C)=(A+B)+C A(B C)=(A B)C,第11章11 1,=A+B(1+C),=A+B,=A+B+BC,（四）逻辑代数的基本运算规则及定理,第11章11 1,(1)最小项,在n个变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，则称m为该组变量的最小项。,对n个变量的逻辑

6、函数，共有2n个最小项。,定义,如 Y=A B，共有最小项4项：,最小项的性质,a.在输入变量的任何取值下,必有一个最小项,而 且仅有一个最小项取值为1;,b.任意两个最小项的乘积为0;,c.全体最小项之和为1。,逻辑代数的卡诺图化简方法,第11章11 1,最小项编号,最小项表达式,任何一个逻辑函数都可以表示成若干个最小项的和，即最小项表达式，它是一个标准“与或”表达式，而且这种形式是唯一的。,对于最小项：,=m6+m7+m3,=（m3,m6,m7),最小项表达式,第11章11 1,将逻辑函数的最小项按一定规律填入一个方框 内，此方框称为卡诺图。,ABCD,ABC,AB,二变量卡诺图,三变量卡

7、诺图,四变量卡诺图,最小项编号,(2)卡诺图,第11章11 1,0 0 0 00 1 1 1,由逻辑函数式得到其卡诺图,卡诺图构成的重要原则：几何相邻性：即两个几何位置相邻的单元其输入变量的取值只能有一位不同。,对称相邻性：即任意两个对称的单元其输入变量的取值也只能有一位不同。如：,第11章11 1,1.利用逻辑代数公式化简,=BA+B+CD,=B(A+1)+CD,=B+CD,逻辑函数的化简,第11章11 1,2.用卡诺图化简,根据相邻单元的特点，只要有两个相邻单元取值同为1，可以将这两个最小项合并成一项，并消去一个变量。,1 1,第11章11 1,如果是四个几何相邻单元取值同为1，则可以合并

8、，并消去两个变量。,1 1 1 1,1 1 1 1,=C,第11章11 1,如果是八个相邻单元取值同为1，则可以合并，并消去三个变量。,1 1 1 1,1 1 1 1,Y=1,1 1,利用对称相邻性可以实现化简,第11章11 1,利用对称相邻性化简举例,1,1,1 1 1 1,1 1 1 1,第11章11 1,利用对称相邻性化简举例,1,1,1,1,1 1,1 1,错误的圈法,正确的圈法,第11章11 1,用卡诺图化简逻辑函数的步骤：,(1)写出最小项表达式；,(2)画卡诺图；,(3)合并最小项，即找出可以合并的 最小项矩形组（简称画圈）。一般规则是：如果有2n个最小项相邻（n=1，2，3)并

9、排成一个矩形组,则它们定可合并为一项,并消去n个因子,合并后的结果中仅包含这些最小项的公共因子。,第11章11 1,用卡诺图化简遵循的原则：（1）每个矩形组应包含尽可能 多的最小项；（2）矩形组的数目应尽可能 少；（3）各最小项可以重复使用，即同一个单元可以被圈 在不同的矩形组内；（4）所有等于1的单元都必须 被圈过；（5）可以利用约束项。,第11章11 1,例：化简,Y=AC+AB,1,1,1,AB,0,0,0,0,0,=AC+AB,（1）卡诺图法,（2）公式法,第11章11 1,A,BC,00,01,11,10,0,1,1,1,1,1,1,1,0,0,C,B,Y=B+C,例:,第11章11

10、 1,1 0 1 1,1 1 1 1,0 1 0 1,1 1 1 1,例：某逻辑函数的表达式是：,Y=(AB.C.D)=(0.2.3.5.6.8.9.10.11.12.13.14.15),试化简。,A,第11章11 1,(五)逻辑函数的表示方法,2.逻辑代数式,1.逻辑图,3.真值表,真值表,1,1,0,1,1,1,1,1,第11章11 1,1.与门和非门构成与非门,2.或门和非门构成或非门,复合门电路,12.2 集成复合门电路,第11章11 2,4.异或门,5.同或门,3.与或非门,复合门电路,第11章11 2,TTL与非门的组件,TTL与非门组件就是将若干个与非门电路，经过集成电路工艺制作

11、在同一心片上。,74LS00组件含有两个输入端的与非门四个。,第11章11 2,已知组合逻辑电路图，确定它们的逻辑功能。,分析步骤：（1）根据逻辑图，写出逻辑函数表达式 由输入变量开始，逐级推导出各个门电路 的输出，并将结果标明在图上。（2）对逻辑函数表达式化简。（3）根据最简表达式列出真值表。（4）由真值表确定逻辑电路的功能。,12.3 组合逻辑电路的分析,第11章11 3,例:分析下图逻辑电路的功能。,A,B,F,功能:当A、B取值不相同时，输出为1。是异或门。,F=,12.3 组合逻辑电路的分析,第11章11 3,例:分析下图逻辑电路的功能。,A,B,F,功能:当A、B取值相同时，输出为

12、1。是同或电路。,第11章11 3,例:分析下图逻辑电路的功能。,F1,F2,F3,功能:当 AB 时,F1=1;,当 AB 时,F3=1;,当 A=B 时,F2=1;,是一位数字比较器,第11章11 3,例：试用与非门来组成非门、与门及或门。,非门,与门,F=AB,F=A+B,或门,第11章11 3,根据给定的逻辑要求，设计出逻辑电路图。,设计步骤：（1）根据逻辑要求，定义输入输出逻辑变 量，列出真值表。（2）由真值表写出逻辑函数表达式。（3）化简逻辑函数表达式。（4）画出逻辑图。,12.4 组合逻辑电路的设计,第11章11 3,三人表决电路,例：设计三人表决电路,1,0,A,+5V,B,C

13、,R,F,第11章11 3,A,B,C,F,0,0,0,0,0,0,0,1,1,1,1,0,0,0,1,真值表,F=AB+AC+BC,逻辑代数式,=B(C+A)+AC,第11章11 3,三人表决电路,1,0,A,+5V,B,C,R,F,第11章11 3,(一)半加器：两个二进制数相加，称为“半加”，实现 半加操作的电路叫做半加器。,C=AB,半加器逻辑图,半加器逻辑符号,12.4 组合逻辑电路的设计,第11章11 4,(二)全加器：被加数、加数以及低位的进位三者相加称 为“全加”，实现全加操作的电路叫做 全加器。,第11章11 4,AiBi,Ci-1,Ci,AiBi,全加器逻辑符号,由半加器及

14、或门组成的全加器,第11章11 4,例：试构成一个三位二进制数相加的电路,Ci S i,Ai Bi Ci-1,Ci S i,Ai Bi Ci-1,Ci S i,Ai Bi Ci-1,S0,S1,S2,C2,A2 B2,A1 B1,A0 B0,第11章11 4,例：试用74LS183构成一个四位二进制数相加 的电路,S0,S1,S2,C3,A2 B2,A1 B1,2Ci 2S 1Ci 1S,2A 2B 2Ci-1 1A 1B 1Ci-1,74LS183,2Ci 2S 1Ci 1S,2A 2B 2Ci-1 1A 1B 1Ci-1,74LS183,S3,A0 B0,A3 B3,74LS183是加法器

15、集成电路组件，含有两个独立的全加器。,第11章11 4,编码：用数字或符号来表示某一对象或信号的过程称 为编码。,n位二进制代码可以表示2n个信号,8421编码：将十进制的十个数0、1、29编成 二进制 的8421（BCD码）代码，又称二十进制 编码。,0000 1001,每位的权：23、22、21、20,12.5 编码器,第11章11 5,编码器,+5V,R10,D,C,B,A,0 1 2 3 4 5 6 7 8 9,0,1,1,1,DCBA=0111,第11章11 5,数字集成编码器T1147,T1147,16 15 14 13 12 11 10 9,1 2 3 4 5 6 7 8,I4

16、I5 I6 I7 I8 Y2 Y1 地,VCC N Y3 I3 I2 I1 I0 Y0,第11章11 5,译码是编码的反过程，将二进制代码按编码时的原意翻译成有特定意义的输出量。,（一）二进制译码器,若输入变量的数目为n，则输出端的数目N=2n,例如：2线4线译码器、3线8线译码器、4线16线译码器等。,现以2线4线译码器为例说明,如输入的信号是两位数的二进制数，它有四种组合，共有四种输出状态。,12.6 译码器,第11章11 6,（一）二进制译码器,A1、A2：输入端,F0F3：输出端,E：使能端,第11章11 6,3线8线译码器74LS138,1 2 3 4 5 6 7 8,A0 A 1

17、A2 SB SC SA Y7 地,74LS138,16 15 14 13 12 11 10 9,1 2 3 4 5 6 7 8,74LS138管脚图,第11章11 6,A2 A1 A0,74LS138 真值表,0,0,0,1,1,0,0,0,0,1,0,1,0 1 1 1 1 1 1 1,1 0 1 1 1 1 1 1,1 1 0 1 1 1 1 1,1 1 1 0 1 1 1 1,1 1 1 1 0 1 1 1,1 1 1 1 1 0 1 1,1 1 1 1 1 1 0 1,1 1 1 1 1 1 1 0,第11章11 6,1,A0,A2,A2,A1,A1,A0,.,第11章11 6,任何一

18、个三输入变量的逻辑函数都可以用74LS138和一个与非门来实现。,例：用74LS138实现Y=AB+BC,第11章11 6,例：用74LS138构成八路数据分配器。,D,选择控制端A2A1A0,第11章11 6,（二）显示译码器,a,b,f,g,e,c,d,f g,a b,e d,c,+,a b c d e f g,+,+,+,+,+,1数码显示器：用来显示数字、文字或符号。,共阴极接法,共阳极接法,半导体数码管,第11章11 6,74LS248,16 15 14 13 12 11 10 9,1 2 3 4 5 6 7 8,A1 A2 LT IB/YBR IBR A3 A0 地,VCC Yf

19、Yg Ya Yb Yc Yd Ye,YaYg:译码器输出端，与共阴极半导体 数码管中对应字 段ag的管脚相连。,2.74LS248七段字形显示译码器,显示译码器有四个输入端，七个输出端。它将8421码译成七个输出信号以驱动七段LED显示器。,A3A0：8421码输入端。,第11章11 6,74LS248七段字形显示译码器的真值表,A3 A2 A1 A0,Ya Yb Yc Yd Ye Yf Yg,显示字形,0 0 0 0,1 1 1 1 1 1 0,0 0 0 1,0 1 1 0 0 0 0,.,1 0 0 0,1 1 1 1 1 1 1,1 0 0 1,1 1 1 0 1 1 1,2.74LS248七段字形显示译码器,第11章11 6,A3A2A1A0,YaYbYcYdYeYf Yg,abcdefg,R,+5V,74LS248,数码管,A3A2A1A0,74LS248与数码管的连接,2.74LS248七段字形显示译码器,第11章11 6,作业:12.4.1,