实验9、计数译码显示电路.ppt

《实验9、计数译码显示电路.ppt》由会员分享，可在线阅读，更多相关《实验9、计数译码显示电路.ppt（13页珍藏版）》请在三一办公上搜索。

1、实验九、计数译码显示电路,实验目的,实验电路与工作原理,实验内容和要求,注意事项,掌握40161的逻辑功能及使用方法掌握译码显示电路的构成及使用方法进一步熟悉计数器输出波形的测试方法,40161的逻辑功能及使用方法译码显示电路的构成,实验九、计数译码显示电路 实验电路与工作原理,4位二进制同步加计数器,表 CC40161功能表,40161的逻辑功能,清零,使能,数据输入置数,进位,置数,ET=CTT&ETP,CO=Q3Q2Q1Q0,40161的时序波形图,构成任意进制计数器的方法,利用同步预置清零,利用异步清零,优点：,清零可靠,输出没有毛刺,构成多位计数器的级联方法,串行进位（异步）,优点：

2、简单；缺点：速度较慢,六十进制计数器,构成多位计数器的级联方法,六十进制计数器,并行进位（同步）,优点：速度较快；缺点：较复杂,CD4511BC BCD-to-7 Segment Latch/Decoder/Driver,Pin Assignments for SOIC and DIP,Connection Diagrams,Top View,Segment Identification,Display,灯测试,灭灯,锁存,与74LS48管脚基本兼容,A3,A0,A1,A2,七段显示译码器,Truth Table,*Depends upon the BCD code applied durin

3、g the 0 to 1 transition of LE.,X=Dont Care,共阴七段显示器,译码显示电路,公共限流电阻,实验内容和要求,内容1时钟1Hz正方波,十进制计数译码显示电路 观测并记录十进制计数器输出Q0、Q1、Q2、Q3以及CP的波形，比较它们的时序关系。验收 演示功能内容2.设计一个数字钟：二十四（0023小时）和六十（0059分钟）进制计数译码显示电路注意:观测波形的方法？,实验九、计数译码显示电路 实验电路与工作原理,注意事项,1电源（VDD=5V、VSS=地）核对无误，再接入！2输出端切忌短路、线与！3多余输入端 不能悬空4电路图一定要标上芯片引脚号5芯片管脚图,万用表用完后，请把表笔线整理好，并按号码顺序放入柜中！,CD40161 MC14161,MC14011 CD4011,MC14511 CD4511,见389页,芯片管脚图,开始吧！,