哈工大英才学院计算机组成原理第7章.ppt
《哈工大英才学院计算机组成原理第7章.ppt》由会员分享,可在线阅读,更多相关《哈工大英才学院计算机组成原理第7章.ppt(45页珍藏版)》请在三一办公上搜索。
1、1,第7章 存储器和存储系统方连众,计算机组成技术,2,第7章 存储器和存储系统,存储器-人类的记忆细胞内存:CPU可以直接控制的并可寻址的存储器发展:从属的记忆部件现在计算机的核心目前的存储设备:半导体、磁盘、磁带、光盘待解决的问题:与CPU的匹配应具有的特点:大量存储快速存取精确寻址,主要内容:7.1 分层的存储器系统7.2 几种半导体存储器4.3 利用存储芯片构造存储系统4.4 提高访问存储器速度的方法4.5 外部存储器,3,7.1 分层的存储器系统,存储介质:性能指标:存储容量:,能够区分两种状态,用来存储“0”和“1”的物理元件。,速度、容量、价格,存储器可以容纳的二进制信息量,4,
2、存储器的分层结构,存储器分层结构图,速度越来越慢,cpu,外存,Cache,主存,(带cache的存储器层次),存储器的性能由速度、容量和价格来衡量。一般来说,速度越高,价格就越高;容量越大,价格就越低;而大容量,影响了读取速度。这些年来,人们不断追求大容量、高速度、低价格的存储器,但各种存储器之间还存在许多的不足,所以在系统的设计上,采用了分层的存储结构来提高存储器系统的性能,,5,4.1.2 存储器系统中的主存,主存储器是存储系统的主体。主存的组成:由地址寄存器、地址译码、驱动电路、存储体、读写电路和数据寄存器组成。存储芯片和CPU芯片可通过总线连接.,6,4.1.2 存储器系统中的主存,
3、主存的基本组成,7,cpu,地址寄存器,数据寄存器,主存,数据线,控制线,地址线,地址,地址,地址,地址,地址,地址,地址,地址,地址,地址,地址,地址,地址,地址,地址,地址,地址,地址,地址,地址,地址,地址,地址,地址,地址,地址,地址,地址,地址,读命令,传数据,Cpu读数据过程,1主存中的地址 通常,主存各存储单元的位置是由地址号来表示的,而地址总线是用来指出存储单元地址号的2主存的性能主存的主要技术指标是存储容量和存储速度。存储容量是指主存能存放二进制代码的总数存储速度是由存取时间和存取周期来表示的。存取时间又是指启动一次存储器操作(读或写)到完成该操作所需的全部时间。存取时间分读
4、出时间和写入时间两类。读出时间是从存储器接收到有效地址开始,到产生有效数据输出所需的全部时间。写入时间是从存储器接收到有效地址开始,到数据写入被选中单元只所需的全部时间。,4.1.2 存储器系统中的主存,8,存取周期 连续启动两次独立的存储器操作(如读或写)所需的最小间隔时间,通常存储周期大于存取时间。存储器的带宽它表示每秒从存储器进出信息的最大数量,单位为字/秒或字节/秒或位/秒表示。如存取周期为500ns,每个存取周期可访问16位,则它的带宽为32M位/秒。,4.1.2 存储器系统中的主存,9,半导体存储芯片的基本结构是采用超大规模集成电路制造工艺,可以在一个芯片内集成具有记忆功能的存储矩
5、阵、译码驱动电路和读写电路等,译码驱动能把地址总线送来的地址信号翻译成对应存储单元的选择信号,该信号由驱动线路锁定对被选中单元的操作读写电路包括读出放大器和写入电路,用来完成读写操作。存储芯片通过地址总线、数据总线和控制总线与外部连接。地址线是单向输入的,其位数与芯片容量有关。数据线是双向的(有的芯片可用成对出现的数据线分别作输入或输出),其位数与芯片数据位数有关。地址线和数据线的位数可共同反映存储芯片的容量。,4.1.2 存储器系统中的主存,10,第四章 存储器和存储系统,4.1 分层的存储器系统4.2 几种半导体存储器4.3 利用存储芯片构造存储系统4.4 提高访问存储器速度的方法4.5
6、外部存储器,11,4.2 几种半导体存储器,半导体存储器芯片是采用VLSI制造工艺,在一个芯片内集成了具有记忆功能的存储矩阵、译码驱动电路和读写电路,构成了可记忆、可寻址及可读写的记忆体。,地址线功能:用来选定存储单元。引脚:地址引脚数取决存储单元数目。例:A0-A9 1KByte;A0-A102KB;1MB220 条地址线.主存编址:0-3FFH可编址1K字节;?起始地址24000H,大小4KB,最大地址,数据线功能:用来读写存储单元。引脚:数据引脚数取决存取宽度。例:D0-D7 1Byte称字节存储器;多数为8位,16、4、1少存储芯片的容量表示:1KB8大小1KBYTE,输出8位;16K
7、B1?,选择线功能:控制存储芯片工作。有时称为片选,片允许,选择线,负逻辑低电平有效。若有多个片选时,工作条件为逻辑与关系。,读写控制线功能:控制存储芯片读/写工作选择(输入/输出)。ROM:只有输出控制信号;RAM:有一个或两个读写控制信号R/,、,、.当读写信号都存在时系统不工作,两个信号均为1时,DB呈高阻状态,4.2.1 只读存储器ROM 4.2.2 静态RAM(SRAM)4.2.3 动态RAM(DRAM),12,4.2.1 只读存储器ROM,(1)掩膜ROM,13,4.2.1 只读存储器ROM,(2)PROM,(3)EPROM,14,4.2.1 只读存储器ROM,(4)电可擦写ROM
8、(EEPROM及Flash存储器),15,4.2.1 只读存储器ROM,2716EPROM,片选控制信号,编程控制信号,16,4.2.2 静态RAM(SRAM),存储器芯片是由单元电路组成。下图是一个静态RAM的基本单元电路,包含六个MOS管。,不需要外加刷新电路(所以称静态RAM),工作稳定。MOS管太多,限制了集成度。,目前最大的SRAM芯片128K8 存取时间10ns,主要用于Cache。,17,4.2.3 动态RAM(DRAM),DRAM基本单元电路有两种三管式和单管式;,根据存储电荷原理记忆信息。电容上的电荷能够维持2ms,必须在2ms内刷新。功耗比SRAM低,集成度高,需要定时刷新
9、电路。目前主存主要由DRAM组成。,18,4.2.3 动态RAM(DRAM),TMS4464地址线重复使用,寻址64KB存储单元。,EDO(extended data output)存储器对一般的DRAM进行了修改;RAS选通的数据提前锁存在数据缓冲器中;当CAS选通后数据直接输出。性能提高了20%30%。分72和168线,数据宽度为32和64Bit,SDRAM(Synchronous Dynamic RAM)存储器都是168线,数据宽度为64位。工作时钟与CPU的外部时钟同步,传输速度比EDO DRAM快。,19,第四章 存储器和存储系统,4.1 分层的存储器系统4.2 几种半导体存储器4.
10、3 利用存储芯片构造存储系统4.4 提高访问存储器速度的方法4.5 外部存储器,20,4.3 利用存储芯片构造存储系统,采用地址译码来实现在多个存储芯片上选择一个工作。,4.3.1 利用与非门实现译码 4.3.2 利用译码芯片实现译码,21,4.3.1 利用与非门实现译码,与非门逻译码:利用逻辑“与”功能和“非”功能实现译码操作。,例:CPU输出20位AB,8位DB,CB有M/IO;采用2716芯片(2K*8EPROM)构造存储系统,AB11条,DB8条。译码功能:从1M空间内选出该2K地址范围的2716。,片选信号:A19A11:111111110,地址区域:FF000HFF7FFH,22,
11、利用译码芯片实现译码,译码芯片:将输入信号变换成输出信号(地址信号),用来选择存储芯片或确定地址单元。,73LS138是一种3-8译码器。,23,74LS138真值表,24,存储系统扩充,1110 000|0 0000 0000 00001110 000|1 1111 1111 1111,1110 111|0 0000 0000 00001110 111|1 1111 1111 1111,25,第四章 存储器和存储系统,4.1 分层的存储器系统4.2 几种半导体存储器4.3 利用存储芯片构造存储系统4.4 提高访问存储器速度的方法4.5 外部存储器,26,4.4.1 单体多字系统 程序员在设计
12、程序时,经常是程序和数据在存储体内是连续存放的,可以假设在一个存取周期内,从同一地址取出N条指令,然后再逐条将指令送至CPU执行,也即每隔N分之一存取周期,主存向CPU送一条指令,这样显然增大了存储器的带宽,提高了单体存储器的工作速度.4.4.2 多体并行存储系统多体并行存储系统于单体并行方式的不同之处,每个存储体大小相同,都有一套自己的地址寄存器、地址译码器、驱动电路和时序控制电路。这些并行存储体能并行工作,又能交叉工作。,4.4 提高访问存储器速度的方法,原因:随着计算机应用领域的不断扩大,处理的信息量也越来越多,对存储器的读取速度和容量要求越来越高。,体号交叉编址方式:低位交叉编址,高位
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 哈工大 英才 学院 计算机 组成 原理
链接地址:https://www.31ppt.com/p-6556364.html