可编程逻辑器件FPGA.ppt

《可编程逻辑器件FPGA.ppt》由会员分享，可在线阅读，更多相关《可编程逻辑器件FPGA.ppt（44页珍藏版）》请在三一办公上搜索。

1、CPLD/FPGA应用开发技术,信息工程学院电子系韩建峰,2,第二章 大规模可编程逻辑器件,2.1 半导体存储器2.2 可编程逻辑器件概述 2.3 复杂可编程逻辑器件(CPLD)2.4 现场可编程门阵列(FPGA)2.5 CPLD/FPGA的配置模式 2.6 FPGA和CPLD的开发应用选择,3,教学目标,了解PLD的发展进程了解CPLD/FPGA的基本结构和特点 熟悉MAX7000系列 理解FPGA和CPLD开发应用的选择,4,半导体存储器是一种能存储大量二值数字信息的大规模集成电路，是现代数字系统特别是计算机中的重要组成部分。,半导体存储器,ROM,EPROM,快闪存储器,PROM,E2P

2、ROM,固定ROM（又称掩膜ROM）,可编程ROM,RAM,SRAM,DRAM,按存取方式来分：,2.1 半导体存储器,5,按制造工艺来分：,半导体存储器,双极型,MOS型,两个重要技术指标：,存储容量存储器能存放二值信息的多少。单位是位或比特（bit）。,存储时间存储器读出（或写入）数据的时间。一般用读（或写）周期来表示。,2.1 半导体存储器,6,存储的数据不会因断电而消失，具有非易失性。,特点：只能读出，不能写入；,ROM的基本结构,ROM主要由地址译码器、存储矩阵和输出缓冲器三部分组成，其基本结构如图所示。,2.1 半导体存储器-掩膜只读存储器（ROM）,7,ROM的基本结构,字线,位

3、线,每当给定一组输入地址时，译码器选中某一条输出字线Wi，该字线对应存储矩阵中的某个“字”，并将该字中的m位信息通过位线送至输出缓冲器进行输出。,2.1 半导体存储器-ROM的基本结构,8,字线,位线,制作芯片时，若在某个字中的某一位存入“1”，则在该字的字线与位线之间接入二极管，反之，就不接二极管。,“1”,2.1 半导体存储器-二极管ROM,9,ROM的点阵图,“1”,“0”,2.1 半导体存储器-MOS管ROM,10,2.一次性可编程ROM（PROM）。出厂时，存储内容全为1（或全为0），用户可根据自己的需要进行编程，但只能编程一次。,1.固定ROM（掩模ROM）。厂家把数据“固化”在存

4、储器中，用户无法进行任何修改。使用时，只能读出，不能写入。,ROM的编程是指将信息存入ROM的过程。,用户对PROM编程是逐字逐位进行的。首先通过字线和位线选择需要编程的存储单元，然后通过规定宽度和幅度的脉冲电流，将该存储管的熔丝熔断，这样就将该单元的内容改写了。,熔丝型PROM的存储单元,2.1 半导体存储器-可编程的只读存储器,11,3.紫外线擦除可编程ROM（EPROM）。采用浮栅技术，可通过紫外线照射而被擦除，可重复擦除上万次。,5.快闪存储器（Flash Memory）。也是采用浮栅型MOS管，存储器中数据的擦除和写入是分开进行的，数据写入方式与EPROM相同，一般一只芯片可以擦除/

5、写入100万次以上。,4.电可擦除可编程ROM（E2PROM）。也是采用浮栅技术，用电擦除，可重复擦写100次，并且擦除的速度要快的多。E2PROM的电擦除过程就是改写过程，它具有ROM的非易失性，又具备类似RAM的功能，可以随时改写。,2.1 半导体存储器-可编程的只读存储器,12,断电后存储的数据随之消失，具有易失性。,特点：可随时读出，也可随时写入数据；,根据存储单元的工作原理不同，RAM分为静态RAM和动态RAM。,静态RAM:优点:数据由触发器记忆,只要不断电,数据就能永久保存。,缺点:存储单元所用的管子数目多,功耗大,集成度受到限制。,动态RAM:,优点:存储单元所用的管子数目少,

6、功耗小,集成度高。,缺点:为避免存储数据的丢失,必须定期刷新。,2.1 半导体存储器-随机存取存储器（RAM）,13,SRAM主要由存储矩阵、地址译码器和读/写控制电路三部分组成.,SRAM的基本结构,2.1 半导体存储器-静态随机存储器(SRAM),14,动态MOS存储单元利用MOS管的栅极电容来存储信息，但由于栅极电容的容量很小，而漏电流又不可能绝对等于0，所以电荷保存的时间有限。为了避免存储信息的丢失，必须定时地给电容补充漏掉的电荷。通常把这种操作称为“刷新”或“再生”。刷新之间的时间间隔一般不大于 2ms。,动态MOS存储单元有四管电路、三管电路和单管电路等。,2.1 半导体存储器-动

7、态随机存储器(DRAM),15,DRAM分为很多种，常见的主要有FPRAM/FastPage、EDORAM、SDRAM、DDR RAM、RDRAM、SGRAM以及WRAM等，这里介绍其中的一种DDR RAM。DDR RAM（Double-Date-Rate RAM）也称作DDR SDRAM，这种改进型的RAM和SDRAM是基本一样的，不同之处在于它可以在一个时钟读写两次数据，这样就使得数据传输速度加倍了。这是目前电脑中用得最多的内存，而且它有着成本优势，事实上击败了Intel的另外一种内存标准Rambus DRAM。在很多高端的显卡上，也配备了高速DDR RAM来提高带宽，这可以大幅度提高3D

8、加速卡的像素渲染能力。,2.1 半导体存储器-动态随机存储器(DRAM),16,静态RAM是靠双稳态触发器来记忆信息的；动态RAM是靠MOS电路中的栅极电容来记忆信息的。由于电容上的电荷会泄漏，需要定时给与补充，所以动态RAM需要设置刷新电路。但动态RAM比静态RAM集成度高、功耗低，从而成本也低，适于作大容量存储器。所以主内存通常采用动态RAM，而高速缓冲存储器（Cache）则使用静态RAM。另外，静态RAM还应用于显卡、声卡及CMOS等设备中，用于充当设备缓存或保存固定的程序及数据。,2.1 半导体存储器SRAM vs DRAM,17,可编程逻辑器件（Programmable Logic

9、Device）是一种诞生于70年代的由用户编程以实现某种逻辑功能的新型逻辑器件。发展过程：低密度的可编程只读存储器PROM，可编程逻辑阵列PLA，可编程阵列逻辑PAL，通用阵列逻辑GAL，高密度的复杂可编程逻辑器件CPLD，现场可编程门阵列FPGA,2.2 PLD概述,18,分类从结构的复杂度上分类从内部结构上分类从可编程特性分类从可编程器件的编程元件上分类CPLDFPGA的主要区别结构上不同集成度不同应用范围不同使用方法不同,2.2 PLD概述,19,1.PLD连接的表示,PLD的输入、反馈缓冲器都采用了互补输出结构。输出缓冲器一般为三态输出缓冲器。,2.缓冲器的表示,断开,编程连接,固定连

10、接（硬连接）,2.2 PLD概述-PLD电路的表示方法,20,2.2 PLD概述-PLD电路的表示方法,3.与门及或门的表示,21,4.与或阵列图,任一组合逻辑函数都可用“与或”式表示，即任何组合逻辑函数都可以用一个与门阵列与一个或门阵列来实现。,如：,标准画法,2.2 PLD概述-PLD电路的表示方法,22,早期可编程器件主要包括PROM、PLA、PAL和GAL四种器件。,PLD基本结构,四种PLD的结构特点,2.2 PLD概述-早期可编程器件,23,实现组合逻辑函数：将函数化简为最简与或式，将对应的与项或起来即可。,容量与门数或门数,2.2 PLD概述-可编程逻辑阵列PLA,24,实现组合

11、逻辑函数：将函数化简为最简与或式，将对应的与项相或输出即可。,2.2 PLD概述-可编程阵列逻辑PAL,25,基本结构：一个可编程的“与”平面和一个固定的“或”平面构成，或门的输出可以通过触发器有选择地被置为寄存状态。输出电路结构：专用输出结构、可编程输入/输出结构、寄存器输出结构、异或输出结构、运算反馈选通结构。利用这种器件可以方便的构成各种时序逻辑电路实现工艺：反熔丝技术、EPROM技术、EEPROM技术。,2.2 PLD概述-可编程阵列逻辑PAL,26,GAL是在PAL的基础上发展起来的，具有和PAL相同的与或阵列，即可编程的与阵列和固定的或阵列。不同的是它采用了电擦除、电可编程的E2P

12、ROM工艺制作，可以用电信号擦除并反复编程。GAL器件的输出端设置了可编程的输出逻辑宏单元OLMC（Output Logic Macro Cell），通过编程可以将OLMC设置成不同的输出方式。这样同一型号的GAL器件可以实现PAL器件所有的各种输出电路工作模式，即取代了大部分PAL器件，因此称为通用可编程逻辑器件。,2.2 PLD概述-通用阵列逻辑GAL,27,GAL和PAL在结构上的区别如图,28,优点：采用电擦除工艺和高速编程方法，使编程改写变得方便、快速，整个芯片改写只需数秒钟。采用E2CMOS工艺，保证了GAL的高速度和低功耗。存取速度为 1240 ns，功耗仅为双极性PAL器件的1

13、/2或1/4，编程数据可保存 20年以上。采用可编程的输出逻辑宏单元(OLMC)，使其具有极大的灵活性和通用性。可预置和加电复位所有寄存器，具有100%的功能可测试性。备有加密单元，可防止他人非法抄袭设计电路。,2.2 PLD概述-通用阵列逻辑GAL,29,缺点：GAL和PAL一样都属于低密度PLD，其共同缺点是规模小，每片相当于几十个等效门电路，只能代替 24片MSI器件，远达不到LSI和VLSI专用集成电路的要求。另外，GAL在使用中还有许多局限性，如一般GAL只能用于同步时序电路，各OLMC中的触发器只能同时置位或清0，每个OLMC中的触发器和或门还不能充分发挥其作用，且应用灵活性差等。

14、这些不足之处，都在高密度PLD中得到了较好的解决。,2.2 PLD概述-通用阵列逻辑GAL,30,查找表的原理与结构,31,复杂可编程逻辑器件（Complex Programmable Logic Device）出现在20世纪80年代末期，采用基于乘积项技术和EEPROM（或Flash）工艺的逻辑块编程;如Altera公司的MAX系列、Lattice公司的大部分产品和Xilinx公司的XC9500系列等;CPLD基本结构与PAL和GAL相同，但集成度更高，具有更多的输入信号、乘积项，且具有内部逻辑宏单元;,2.3 复杂可编程逻辑器件(CPLD),32,CPLD器件中至少包括三大模块：可编程逻辑

15、宏单元、可编程I0单元、可编程内部连线;若干个内部逻辑宏单元构成一个逻辑块，每个逻辑块相当于一片PLD，这些逻辑块可以用可编程内部连线来实现相互间的联系，其结构设计更加合理，因而有效地节约了硅片使用面积，提高了性能，降低了成本;可编程宏单元又称内部逻辑宏单元，主要包括与或阵列、可编程触发器和多路选择器等电路，能独立地配置为时序或组合工作方式，EPLDCPLD的许多优点都反映在逻辑宏单元上。,2.3 复杂可编程逻辑器件(CPLD),33,逻辑阵列单元结构图,2.3 CPLD-逻辑阵列宏单元,34,具有两个固定积项和输出的结构图,2.3 CPLD-具有两个或项输出的逻辑单元,35,CPLD中的I/

16、O控制模块，根据器件的类型和功能不同，可有各种不同的结构形式，但基本上每个模块都由输出极性转换电路、触发器和输出三态缓冲器三部分及与它们相关的选择电路所组成。1)与PAL器件相兼容的I/O模块2)与GAL器件相兼容的I/O模块输出宏单元3)触发器可编程的I/O模块4)具有三路积项和输入与两个触发器的I/O控制模块,2.3 CPLD-I/O控制模块,36,可编程连线阵列PIA的作用是在各逻辑宏单元之间及逻辑宏单元和I/O单元之间提供互联网络。各逻辑宏单元通过可编程连线阵列接受来自专用输入输出端的信号，并将宏单元的信号反馈到其要到达的I/O单元活其他宏单元。,2.3 CPLD-可编程连线阵列,37

17、,FLEX10K系列器件是高密度阵列嵌入式可编程逻辑器件系列。最大可达10万个典型门，5392个寄存器；采用0.5 m CMOS SRAM工艺制造；具有在系统可配置特性；在所有I/O端口中有输入/输出寄存器；3.3 V或5.0 V工作模式；,2.3 CPLD-FLEX10K系列器件,38,39,2.3 CPLD-MAX7000的总体结构,40,I/O:输入/输出模块PIA:可编程的内部连接阵列LAB:逻辑阵列块，包括16个宏单元阵列MACROCELL：可独立的配置成组合逻辑和时序逻辑；包括逻辑阵列、可编程寄存器、条件选择矩阵三部分。INPUT/GCLK1，INPUT/GCLRn,INPUT/O

18、E1,INPUT/OE2 是全局时钟，清零和输出使能信号，这几个信号有专用连线与PLD中每个宏单元相连，信号到每个宏单元的延时相同.可编程连线PIA负责信号传递，连接所有的宏单元。I/O控制块负责输入输出的电气特性控制，比如可以设定集电极开路输出，摆率控制，三态输出等。可编程保密位,3.3V 或5V的电源电压,2.3 CPLD-MAX7000的总体结构,41,2.5 CPLD/FPGA的配置模式,编程/配置主动/被动,42,器件的逻辑资源量的选择芯片速度的选择器件功耗的选择FPGA/CPLD的选择FPGA和CPLD封装的选择其他因素的选择,2.6 FPGA和CPLD的开发应用选择,43,更适合

19、完成各种算法和组合逻辑，更适合于完成时序逻辑。换句话说，更适合于触发器丰富的结构，而更适合于触发器有限而乘积项丰富的结构。的连续式布线结构决定了它的时序延迟是均匀的和可预测的，而的分段式布线结构决定了其延迟的不可预测性。编程上比具有更大的灵活性。通过修改具有固定内连电路的逻辑功能来编程，主要通过改变内部连线的布线来编程；可在逻辑门下编程，而是在逻辑块下编程。,2.6 FPGA和CPLD的开发应用选择-区别,44,的集成度比高，具有更复杂的布线结构和逻辑实现。比使用起来更方便。的编程采用E或技术，无需外部存储器芯片，使用简单。而的编程信息需存放在外部存储器上，使用方法复杂。一般情况下，的功耗要比大，且集成度越高越明显。,2.6 FPGA和CPLD的开发应用选择-区别,