VHDL语言的顺序语句.ppt

《VHDL语言的顺序语句.ppt》由会员分享，可在线阅读，更多相关《VHDL语言的顺序语句.ppt（28页珍藏版）》请在三一办公上搜索。

1、五、VHDL语言的顺序语句,顺序语句（Sequential Statements）用来实现模型的算法描述。,这些语句从多侧面完整地描述数字系统的硬件结构和基本逻辑功能，其中包括通信的方式、信号的赋值、多层次的元件例化以及系统行为等。,顺序语句和并行语句是VHDL程序设计中两大基本描述语句系列。,并行语句（Concurrent Statements）用来表示各模型算法描述之间的连接关系。,顺序语句只能出现在 进程（PROCESS）过程（PROCEDURE）函数（FUNCTION）中，其它都是并行语句。,顺序语句是相对于并行语句而言的，其特点是每一条顺序语句的执行(指仿真执行)顺序是与它们的书写顺

2、序基本一致的，,理解,一个进程是由一系列顺序语句构成的，而进程本身属并行语句。也就是说，在同一设计实体中，所有的进程是并行执行的，每个进程内部是顺序执行的。,VHDL有如下六类基本顺序语句：,信号赋值语句变量赋值语句,1、赋值语句,2、流程控制语句,3、等待语句,4、子程序调用语句,5、返回语句,6、空操作语句,IF语句CASE语句LOOP语句NEXT语句EXIT语句,RETURN语句,NULL语句,WAIT语句,过程调用函数调用,目的变量:=表达式；,变量的说明和赋值限定在顺序区域内，即只能在进程或子程序中使用，它无法传递到进程之外。,目的信号=表达式；,例：y=1;,例：x:=15;,信号

3、赋值可以在顺序区域内作顺序语句，也可以在结构体中当作并行语句使用。,1、赋值语句,A、变量赋值语句,B、信号赋值语句,2、流程控制语句,第一种,第二种,A、IF 语句,IF 条件句 THEN 顺序语句;END IF;,IF 条件句 THEN 顺序语句;ELSE 顺序语句;END IF；,第三种,IF 条件句1 THEN 顺序语句1;ELSIF 条件2 THEN 顺序语句2;ELSIF 条件n THEN 顺序语句n;ELSE 顺序语句n+1;END IF;,例：IF(SET=1)THEN c=b END IF；,例：IF(sel=1)THEN c=a;ELSE c=b;END IF;,例 用IF

4、语句描述一个四选一电路,LIBRARY IEEE；USE IEEE.STE_LOGIC_1164.ALL;ENTITY mux4 IS PORT(input:IN STD_LOGIC_VECTOR(3 DOWNTO 0);sel:IN STD_LOGIC_VECTOR(1 DOWNTO 0);Y:OUT STD_LOGIC);END mux4;,ARCHITECTURE rt1 OF mux4 ISBEGIN PROCESS(input,sel)BEGIN IF(sel=”00”)THEN Y=input(0);ELSIF(Sel=”01”)THEN Y=input(1);ELSIF(Sel=

5、”10”)THEN Y=input(2);ELSE Y=input(3);END IF;END PROCESS;END rt1;,IF语句不仅可用于选择器设计，还可用于比较器，译码器等进行条件控制的逻辑设计。IF语句中至少应有一个条件句，条件句必须由布尔表达式构成，条件表达式中能使用关系运算操作及逻辑运算操作的组合表达式。,IF语句颠倒条件判别次序，会引起在综合时逻辑功能的变化，即IF语句判别条件不可颠倒。,IF语句中，先处理最起始的条件；如果不满足，再处理下一个条件。一般把条件约束最多的作为起始条件。,B、CASE 语句,CASE 表达式 ISWhen 选择值=顺序语句；When 选择值=顺

6、序语句；.When OTHERS=顺序语句；END CASE；,选择值可以有四种不同的表达方式：单个普通数值，如6。数值选择范围，如(2 TO 4)，表示取值为2、3或4。并列数值，如35，表示取值为3或者5。混合方式，以上三种方式的混合。,例 用CASE语句描述4选1多路选择器。LIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL；ENTITY MUX41 ISPORT(S1，S2：IN STD_LOGIC；A，B，C，D：IN STD_LOGIC；Z：OUT STD_LOGIC)；END ENTITY MUX41；,ARCHITECTURE ART OF MUX

7、41 ISSIGNA S：STD_LOGIC_VECTOR(1 DOWNTO 0)；BEGINSZZZZZ=X；END CASE；END PROCESS；END ARCHITECTURE ART；,(1)条件句中的选择值必须在表达式的取值范围内。(2)除非所有条件句中的选择值能完整覆盖CASE语句中表达式的取值，否则最末一个条件句中的选择必须用“OTHERS”表示。(3)CASE语句中每一条语句的选择只能出现一次，不能有相同选择值的条件语句出现。(4)CASE语句执行中必须选中，且只能选中所列条件语句中的一条。这表明CASE语句中至少要包含一个条件语句。,使用CASE语句需注意以下几点：,CA

8、SE语句常用来描写总线行为、编码器和译码器的结构。CASE语句与IF语句功能相似但CASE语句的可读性好，非常简洁。,C、LOOP 语句,标号：FOR 循环变量 IN 循环次数范围 LOOP 顺序语句;END LOOP 标号；,用法示例：L2:LOOP a:=a+1;EXIT L2 WHEN a 10;-当a大于10时跳出循环 END LOOP L2;.,（2）FOR LOOP语句，语法格式如下：,（1）单个LOOP语句，其语法格式如下：,标号:LOOP 顺序语句;END LOOP 标号;,标号：WHILE 条件 LOOP 顺序语句;END LOOP 标号；,（3）WHILE LOOP语句，语

9、法格式如下：,用法示例：FOR I IN 0 TO 7 LOOP Tmp:=tmp XOR a(I);END LOOP;,用法示例：FOR I IN 0 TO 7 LOOP Tmp:=tmp XOR a(I);END LOOP;,用法示例：WHILE i4 LOOP b:=b AND a(i);vout(i):=b;I:=I+1;END LOOP;,D、NEXT 语句,NEXT；-第一种语句格式NEXT LOOP 标号；-第二种语句格式NEXT LOOP 标号 WHEN 条件表达式；-第三种语句格式,NEXT有三种用法，其语法格式如下：,当LOOP 标号缺省时，则执行NEXT 语句时，即刻无条

10、件终止当前的循环，跳回到本次循环LOOP语句开始处，开始下一次循环，否则跳转到指定标号的LOOP语句开始处，重新开始执行循环操作。若WHEN子句出现并且条件表达式的值为TRUE，则执行NEXT语句，进入跳转操作，否则继续向下执行。,用法示例：L1：FOR CNT IN 1 TO 8 LOOP S1：A(CNT):=0；NEXT WHEN(B=C)；S2：A(CNT+8):=0;END LOOP L1;,当程序执行到NEXT语句时，如果条件判断式（b=c）的结果为TRUE，将执行NEXT语句，并返回到L1，使cnt加1后执行S1开始的赋值语句，否则执行S2开始的赋值语句。,E、EXIT 语句,E

11、XIT；-第一种语句格式EXIT LOOP 标号；-第二种语句格式EXIT LOOP 标号 WHEN 条件表达式；-第三种语句格式,EXIT有三种用法，其语法格式如下：,这种语句格式与前述的NEXT 语句的格式和操作功能非常相似，惟一的区别是NEXT语句是跳向LOOP 语句的起始点，而EXIT语句则是跳向LOOP语句的终点。,EXIT语句为程序需要处理保护、出错和警告状态时，提供了一种快捷、简便的调试方法。,3、等待语句,WAIT语句,WAIT；-第一种语句格式WAIT ON 信号表；-第二种语句格式 WAIT UNTIL 条件表达式；-第三种语句格式WAIT FOR 时间表达式；-第四种语句

12、格式，超时等待语句,EXIT有四种用法，其语法格式如下：,用法示例1：SIGNAL s1,s2:STD_LOGIC;.PROCESSBEGIN.WAIT ON s1,s2；END PROCESS；,WAIT ON 信号表 UNTIL 条件表达式 FOR 时间表达式；,用法示例2：.Wait until enable=1;,单独的WAIT表示永远挂起。,一般地，只有WAIT_UNTIL格式的等待语句可以被综合器接受(其余语句格式只能在VHDL仿真器中使用)，WAIT_UNTIL语句有以下三种表达方式：WAIT UNTIL 信号=Value；-(1)WAIT UNTIL 信号EVENT AND 信

13、号=Value;-(2)WAIT UNTIL NOT 信号STABLE AND 信号=Value;-(3),如果设clock为时钟信号输入端，以下四条WAIT语句所设的进程启动条件都是时钟上跳沿，所以它们对应的硬件结构是一样的：WAIT UNTIL clock=1;WAIT UNTIL rising_edge(clock);WAIT UNTIL NOT clockSTABLE AND clock=1;WAIT UNTIL clock=1 AND clockEVENT;,例：PROCESS BEGINrst_loop:LOOP WAIT UNTIL clock=1 AND clockEVENT;

14、-等待时钟信号 NEXT rst_loop WHEN(rst=1);-检测复位信号rst x=a;-无复位信号，执行赋值操作 WAIT UNTIL clock=1 AND clockEVENT;-等待时钟信号 NEXT rst_loop When(rst=1);-检测复位信号rst y=b;-无复位信号，执行赋值操作 END LOOP rst_loop;END PROCESS;,VHDL规定，已列出敏感量的进程中不能使用任何形式的WAIT语句。,调用过程的语句格式如下：过程名(形参名=实参表达式，形参名=实参表达式)；,一个过程的调用将分别完成以下三个步骤：,（1）将IN和INOUT模式的实参

15、值赋给欲调用的过程中与它们对应的形参；,（2）执行这个过程；,（3）将过程中IN和INOUT模式的形参值返回给对应的实参。,4、子程序调用语句,A、过程调用语句,B、函数调用语句,函数调用与过程调用是十分相似的，不同之处是，调用函数将返还一个指定数据类型的值，函数的参量只能是输入值。,5、返回语句,RETURN语句是一段子程序结束后，返回主程序的控制语句。它有两种格式：,第一种格式只能用于过程，它后面一定不能有表达式；第二种格式只能用于函数，它后面必须有条件表达式，它是函数结束的必要条件，函数结束必须用RETURN语句。,RETURN;-第一种语句格式RETURN 表达式；-第二种语句格式,【

16、例】PROCEDURE rs(SIGNAL s,r:IN STD_LOGIC;SIGNAL q,nq:INOUT STD_LOGIC)IS BEGIN IF(s=1 AND r=1)THEN REPORT Forbidden state:s and r are quual to 1;RETURN;ELSE q=s AND nq AFTER 5 ns;nq=s AND q AFTER 5 ns;END IF;END PROCEDURE rs;,【例】FUNCTION opt(a,b,opr:STD_LOGIC)RETURN STD_LOGIC IS BEGIN IF(opr=1)THEN RET

17、URN(a AND b);ELSE RETURN(a OR b);END IF;END FUNCTION opt;,6、空操作语句,空操作语句的语句格式如下：NULL;,在下例的CASE语句中，NULL用于排除一些不用的条件。CASE Opcode IS WHEN 001=tmp:=rega AND regb;WHEN 101=tmp:=rega OR regb;WHEN 110=tmp:=NOT rega;WHEN OTHERS=NULL;END CASE;,6、断言(ASSERT)语句,ASSERT 条件表达式 REPORT 字符串 SEVERITY 错误等级SEVERITY_LEVEL；,ASSERT语句的格式如下：,断言(ASSERT)语句只能在VHDL仿真器中使用，综合器通常忽略此语句。ASSERT语句判断指定的条件是否为TRUE，如果为FALSE则报告错误。出错级别必须是四种错误等级中的一种。,默认报告信息“Assertion Violation”默认错误级别为“Error”,分顺序断言和并行断言语句,