TTL集成逻辑门电路.ppt

《TTL集成逻辑门电路.ppt》由会员分享，可在线阅读，更多相关《TTL集成逻辑门电路.ppt（34页珍藏版）》请在三一办公上搜索。

1、2023/11/8,1,3.3.1 TTL与非门,低功耗肖特基系列,3.3 TTL集成逻辑门电路,3.3.4 TTL数字集成电路系列,3.3.3 其它功能的TTL门电路,返回,3.3.5 TTL集成逻辑门的使用注意事项,2023/11/8,2,复习,1、三极管饱和导通相当于开关是什么状态？2、什么是状态赋值？3、二极管与门、或门有何优点和缺点？,2023/11/8,3,3.3 TTL集成逻辑门电路,TTL集成逻辑门电路的输入和输出结构均采用半导体三极管，所以称晶体管晶体管逻辑门电路，简称TTL电路。,简单了解TTL与非门的电路及工作原理，重点掌握其特性曲线和主要参数（应用所需知识）。,2023

2、/11/8,4,一、TTL与非门的工作原理,1.电路组成,返回,图3-9 TTL与非门电路及逻辑符号,3.3.1 TTL与非门,2023/11/8,5,(1)输入级,当输入有一个或数个为低电平时，uIL=0.3V，发射结正向导通，uB1=1.0V;当输入全为高电平时，uIH=3.6V，发射结受后级电路的影响将反向截止。uB1由后级电路决定。,2023/11/8,6,(2)中间级,反相器VT2实现非逻辑,2023/11/8,7,(3)输出级（推拉式输出）,VT3为射极跟随器,2023/11/8,8,2.工作原理,（1）当输入全为高电平时，uI=3.6V，VT1处于倒置工作状态，集电结正偏，发射结

3、反偏，uB1=0.7V3=2.1V，VT2和VT4饱和，输出为低电平uO=0.3V。,2.1V,0.3V,3.6V,2023/11/8,9,（2）当输入端有一个或数个为低电平时，uI=0.3V，VT1发射结导通，uB1=0.3V+0.7V=1V，VT2和VT4均截止，VT3和VD导通,输出高电平：uO=VCC-UBE3-UD5V-0.7V-0.7V=3.6V,2023/11/8,10,(3)采用推拉式输出级利于提高开关速度和负载能力,VT3组成射极输出器，优点是既能提高开关速度，又能提高负载能力。当输入高电平时，VT4饱和，uB3=uC2=0.3V+0.7V=1V，VT3和VD截止，VT4的集

4、电极电流可以全部用来驱动负载。当输入低电平时，VT4截止，VT3导通(为射极输出器)，其输出电阻很小，带负载能力很强。可见，无论输入如何，VT3和VT4总是一管导通而另一管截止。这种推拉式工作方式，带负载能力很强。,2023/11/8,11,1、电压传输特性：输出电压uO与输入电压uI的关系曲线。特性曲线如下：,图3-10 CT74S与非门的电压传输特性,转折区,饱和区,VT4饱和，称开门,返回,二、,二、电压传输特性和噪声容限,VT4截止，称关门,截止区,2023/11/8,12,2.结合电压传输特性介绍几个参数,(1)输出高电平UOH 典型值为3V。,(2)输出低电平UOL 典型值为0.3

5、V。,2023/11/8,13,(3)开门电平UON在保证输出为标准低电平USL时，允许输入高电平的最小值，用UON表示。,(4)关门电平UOFF 在保证输出为标准高电平USH时，允许输入低电平的最大值，用UOFF表示。,2023/11/8,14,(5)阈值电压UTH 电压传输特性曲线转折区中点所对应的uI值称为阈值电压UTH（又称门槛电平）。通常UTH1.4V。,(6)输入噪声容限（UNL和UNH）输入噪声容限也称抗干扰能力，它反映门电路在多大的干扰电压下仍能正常工作。UNL和UNH越大，电路的抗干扰能力越强。,2023/11/8,15,低电平噪声容限（低电平正向干扰范围）UNL=UOFF-

6、UIL UIL为电路输入低电平的典型值（0.3V）若UOFF=1V，则有 UNL=1-0.3=0.7(V),高电平噪声容限（高电平负向干扰范围）UNH=UIH-UON UIH为电路输入高电平的典型值（3V）若UON=1.2V，则有 UNH=3-1.2=1.8(V),2023/11/8,16,图3-11 输入负载特性曲线（a）测试电路（b）输入负载特性曲线,TTL与非门的输入端对地接上电阻RI 时，uI随RI 的变化而变化的关系曲线。,三、输入负载特性,2023/11/8,17,在一定范围内，uI随RI的增大而升高。但当输入电压uI达到1.4V以后，uB1=2.1V，RI增大，由于uB1不变，故

7、uI=1.4V也不变。这时VT2和VT4饱和导通，输出为低电平。,2023/11/8,18,RI 不大不小时，工作在线性区或转折区。,RI 较小时，关门，输出高电平；,RI 较大时，开门，输出低电平；,ROFF,RON,RI 悬空时？,2023/11/8,19,(1)关门电阻ROFF 在保证门电路输出为额定高电平的条件下，所允许RI 的最大值称为关门电阻。典型的TTL门电路ROFF 0.7k。,(2)开门电阻RON 在保证门电路输出为额定低电平的条件下，所允许RI 的最小值称为开门电阻。典型的TTL门电路RON 2.1k。数字电路中要求输入负载电阻RI RON或RI ROFF，否则输入信号将不

8、在高低电平范围内。振荡电路则令 ROFF RI RON使电路处于转折区。,2023/11/8,20,四、输出负载特性,指输出电压与输出电流之间的关系曲线。,1、输出高电平时的输出特性,负载电流iL不可过大，否则输出高电平会降低。,图3-12 输出高电平时的输出特性（a）电路（b）特性曲线,拉电流负载,2023/11/8,21,图2-14输出低电平时的输出特性（a）电路（b）特性曲线,2、输出低电平时的输出特性,负载电流iL不可过大，否则输出低电平会升高。,一般灌电流在20 mA以下时，电路可以正常工作。典型TTL门电路的灌电流负载为12.8 mA。,灌电流负载,2023/11/8,22,五、平

9、均传输延迟时间tpd,平均传输延迟时间tpd表征了门电路的开关速度。,tpd=（tpLH+tpHL）/2,图3-13 TTL与非门的平均延迟时间,返回,2023/11/8,23,3.3.2 低功耗肖特基系列,低功耗肖特基与非门有如下特点：1、功耗低 其功耗约为2W，仅为CTS系列的1/10。2、工作速度高。为了提高工作速度，电路采用了以下措施：（1）、采用了抗饱和三极管和由V6、RB和 RC组成的有源泄放电路；（2）、输入级的多发射极三极管改用没有电荷存储效应的肖特基势垒二极管SBD代替；（3）、在输出级和中间级之间接入了两个SBD。,2023/11/8,24,返回,为何要采用集电极开路门呢？

10、,推拉式输出电路结构存在局限性。首先，输出端不能并联使用。若两个门的输出一高一低，当两个门的输出端并联以后，必然有很大的电流同时流过这两个门的输出级，而且电流的数值远远超过正常的工作电流，可能使门电路损坏。而且，输出端也呈现不高不低的电平，不能实现应有的逻辑功能。,3.3.3 其它功能的TTL门电路,一、集电极开路与非门（OC门）,2023/11/8,25,图3-14 集电极开路门及其逻辑符号,1、OC门的工作原理,OC门工作时需要在输出端和电源之间外接一个上拉电阻。其工作原理如下：当A、B、C全为高电平时VT2和VT5饱和导通，输出低电平；当A、B、C有低电平时，VT2和VT5截止，输出高电

11、平。,因此OC门具有与非功能，其逻辑表达式为：,集电极开路,2023/11/8,26,2、OC门的应用,（1）实现线与功能,（2）驱动显示器（如图3-16）,（3）实现电平转换（如：图3-17）,图3-15 用OC门实现线与,图3-16,图3-17,2023/11/8,27,二、三态输出门电路（TS门）,三态门电路的输出有三种可能出现的状态：高电平、低电平、高阻。,悬空、悬浮状态，又称为禁止状态。测电阻为，故称为高阻状态。测电压为0V，但不是接地。测其电流也为0A。,何为高阻状态？,2023/11/8,28,(1)三态门的电路结构,1三态门的工作原理,图3-18电路结构,2023/11/8,2

12、9,(2)三态门的工作原理,2023/11/8,30,控制端高电平有效的三态门,(3)逻辑符号,控制端低电平有效的三态门,用“”表示输出为三态。,2023/11/8,31,（2）用三态门构成双向总线,EN1、EN2、EN3轮流为高电平，且任何时刻只有一个三态门工作，则三个门电路轮流将信号送到总线上。,当EN=1时，G2呈高阻态，G1工作，输入数据D0经G1反相后送到总线上；当EN=0时，G1呈高阻碍态，G2工作，总线上的数据D1经G2反相后输出。,（1）用三态门构成单向总线,2、三态门的应用,2023/11/8,32,一、CT54系列和CT74系列二、TTL集成逻辑门电路的子系列 1、CT74标准系列 2、CT74H高速系列 3、CT74L低功耗系列 4、CT74S肖特基系列 5、CT74LS低功耗肖特基系列 6、CT74AS先进肖特基系列 7、CT74ALS先进低功耗肖特基系列,3.3.4 TTL数字集成电路系列,2023/11/8,33,一、电源电压及电源干扰的消除二、输出端的连接三、闲置输入端的处理四、电路安装接线和焊接应注意的问题五、调试中应注意的问题,3.3.5 TTL集成逻辑门的使用注意事项,2023/11/8,34,作业题,P64思考题,返回,