MCS51单片机结构及原理.ppt

《MCS51单片机结构及原理.ppt》由会员分享，可在线阅读，更多相关《MCS51单片机结构及原理.ppt（80页珍藏版）》请在三一办公上搜索。

1、第9章.MCS-51单片机结构及原理,9.1 单片机基础知识(回顾)9.2 MCS-51单片机的组成与结构9.3 MCS-51单片机的存储器9.4 MCS-51单片机的I/O口9.5 MCS-51单片机的时钟电路与时序9.6 MCS-51单片机的复位电路,9.1 有关单片机(回顾),微型计算机的分类,按系统规模分类：,单片机个人计算机(台式机Desktop)笔记本电脑(Laptop)掌上电脑,单片机的概念：,单片机即单片微型计算机，它是将微处理器(CPU)、一定容量的程序存储器(ROM)和数据存储器(RAM)、输入/输出接口(I/O)、时钟及其它一些计算机外围电路，通过总线连接在一起并集成在一

2、个芯片上，构成的微型计算机系统。,单片机也称为微控制器(MiCrocontroller Unit,MCU)、嵌入式控制器(Embedded MiCrocontroller Unit,EMCU)。,单片机的分类：,单片机分为通用型和专用型两种，通用型单片机把可开发的内部资源全部提供给用户，内部资源丰富、性能全面、适应性强。专用型单片机针对某些产品的特定用途而制作，是MCU发展的一个趋势。,单片机的特点：,(1)集成度高，功能强。单片机在一块芯片上集成了CPU、RAM、ROM、I/O接口等资源，在芯片上还包含了中断系统、串行通信接口、定时器/计数器等功能部件。芯片功能强、体积小、集成度高。(2)具

3、有很高的性价比。单片机尽可能地把应用所需的各种资源集成在一块芯片内，性能高，但是价格却相对较低廉。(3)抗干扰能力强。单片机是面向工业检测、控制环境设计的，因此，抗噪声干扰能力较强。程序固化在ROM类型的存储器中不易被破坏；许多资源集成在一个芯片，可靠性高。,单片机的发展：,第1阶段(19711976)：单片机萌芽阶段。第2阶段(19761980)：初级单片机阶段。第3阶段(19801983)：高性能单片机阶段。第4阶段(19831990)：8位单片机巩固发展及16位单片机推出阶段。第5阶段(1990)：单片机在集成度、功能、速度、可靠性、应用领域等方面高速发展。,发展方向,(1)内部结构（硬

4、件结构包括指令结构）(2)功耗和电源电压方面(3)工艺的进步及抗干扰能力的提高(4)存储能力和Internet连接,1、8051类单片机（属MCS-51系列）2、Motorola单片机 3、Microchip单片机 4、华邦单片机 5、Philips单片机 6、Epson单片机 7、NS单片机 8、AT89、ATMega系列9、其它单片机,单片机的系列产品,本章学习要求,1、掌握MCS-51单片机的内部结构特点。,3、掌握MCS-51单片机的基本工作原理。,2、了解单片机并行I/O口的结构特点。,4、掌握单片机存储器的扩展方法。,9.2 MCS-51单片机的组成与结构,9.2.1 MCS-51

5、的基本组成,MCS-51单片机(以8051为例，Intel产品),1个8位CPU；,1个片内振荡器及时钟电路；,128字节RAM（数据存储器）；,4K字节ROM（程序存储器）；,2个16位定时器/计数器；,32条可编程的I/O线（四个8位并行I/O端口）；,1个全双工串行口；,5个中断源；,MCS-51单片机的逻辑结构,9.2.2 MCS-51单片机的引脚与功能,逻辑符号,8051,引脚分配,P0,P1,P2,P3,引脚分配,P0,P1,P2,P3,(1)P0口（32脚39脚）有两种使用方法：作为与外部传送数据的8位数据总线（D0D7）。作为扩展外部存储器时的低8位地址总线（A0A7）。,(2

6、)P1口（1脚8脚）作为普通I/O口使用，无须外接上拉电阻(80C52的P1.0和P1.1还具有第二功能，见表),引脚分配,P0,P1,P2,P3,(3)P2口（21脚28脚）有两种使用方法：作为普通I/O口使用，无须外接上拉电阻。作为扩展外部存储器时的高8位地址总线(A8A15)。,(4)P3口（10脚17脚）作为普通I/O口使用，无须外接上拉电阻；各引脚具有第二功能，见下表。,P1口与P3口的第二功能,(5)VDD（40脚）：+5V电源。(6)VSS（20脚）：GND(7)XTAL1（19脚）XTAL2（18脚）：接外部石英晶振的引脚，也可引入外部时钟。(8)RESET（9脚）：复位信号引

7、脚。必须在此引脚上出现两个机器周期的高电平，才能保证单片机可靠的复位。复位后，单片机内部各寄存器的状态如下表所示。,引脚分配,P0,P1,P2,P3,复位后单片机各寄存器的内容,(9)ALE/PROG（30脚）：地址锁存允许信号。有以下两个作用：当外接存储器（RAM/ROM）时，ALE（允许地址锁存）的输出用于锁存地址的低8位。一般ALE接锁存器的EN端。当没有外部存储器时，ALE端可输出脉冲信号，此频率为石英振荡频率的1/6。因此，它可用作对外部芯片提供输出的时钟，或用于定时的目的。(10)PSEN（29脚）：外部程序存储器的读选通信号,引脚分配,P0,P1,P2,P3,(11)/VPP（脚

8、31）：访问程序存储器控制信号。当信号接低电平时，对ROM的读操作（执行程序）限定在外部程序存储器。当接高电平时，对ROM的读操作（执行程序）从内部开始。在使用内部带程序存储器的单片机时，应接高电平。,引脚分配,P0,P1,P2,P3,MCS-51单片机的逻辑结构,9.2.3 MCS-51单片机的内部结构,一、中央处理器(CPU),CPU由运算器和控制器组成，它是单片机的核心，完成运算和控制操作。,1、运算器,组成：算术逻辑运算器ALU、布尔处理器、算术累加器ACC、寄存器B、暂存器TMP1和TMP2、程序状态字PSW寄存器、布尔累加器Cy及十进制调整电路等。,功能：进行移位、算术运算和逻辑运

9、算；MCS-51运算器还包含有一个布尔（位）处理器，用来处理位操作。,(1)、累加器ACC(8位),暂存操作数及保存运算结果。ACC是MCS-51单片机中最繁忙的寄存器。,(2)、寄存器B(8位),用于乘法、除法运算，对于其它指令可作为一个寄存器使用。,(3)、程序状态字PSW寄存器(8位),存放累加器ACC在运算过程中标志位（P，OV，AC，Cy）的状态；指出CPU所使用的当前工作寄存器组。,CY,AC,F0,RS0,OV,P,RS1,PSW.7,PSW.0,PSW.6,PSW.5,PSW,CY(PSW.7)进位/借位标志位,若ACC在运算过程中发生了进位或借位，则CY=1；否则=0。它也是

10、布尔处理器的位累加器，可用于布尔操作。,AC(PSW.6)半进位/借位标志位,若ACC在运算过程中，D3位向D4位发生了进位或借位，则CY=1，否则=0。,F0(PSW.5)用户标志位,CY,AC,F0,RS0,OV,P,RS1,PSW.7,PSW.0,PSW.6,PSW.5,PSW,RS1(PSW.4)、RS0(PSW.3)工作寄存器组选择位,若RS1，RS0=00 则选择了工作寄存器组 0 区，R0R7分别代表00H 07H单元。,若RS1，RS0=01 则选择了工作寄存器组 1 区，R0R7分别代表08H 0FH单元。,若RS1，RS0=1 0 则选择了工作寄存器组 2 区，R0R7分别

11、代表10H 17H单元。,若RS1，RS0=11 则选择了工作寄存器组 3 区，R0R7分别代表18H 1FH单元。,CY,AC,F0,RS0,OV,P,RS1,PSW.7,PSW.0,PSW.6,PSW.5,PSW,OV(PSW.2)溢出标志位,OV=1时特指累加器在进行带符号数(-128+127)运算时出错（超出范围）；OV=0时未出错。,PSW.1 未定义,P(PSW.0)奇偶标志位,P=1表示累加器中“1”的个数为奇数P=0表示累加器中“1”的个数为偶数CPU随时监视着ACC中的“1”的个数,并反映在PSW中。,(4)、布尔处理器Cy,实现各种位逻辑运算和传送；MCS-51专门提供了一

12、个位寻址空间。,(5)、TMP1和TMP2 8位暂存寄存器,存放参与运算的操作数。,2、控制器,组成：程序计数器(PC)、指令寄存器、指令译码器，数据指针(DPTR)、堆栈指针(SP)、定时与控制部件、复位电路等。,功能：产生计算机所需的时序，控制程序自动执行。,(1)、程序计数器PC(16位),程序计数器PC用来存放即将要执行的指令地址，共16位，低8位经P0口输出，高8位经P2口输出。CPU每取一次机器码，PC内容自动加一。CPU执行完一条指令，PC内容自动增加该指令的长度。CPU复位后，PC内容为0000H，它标志着程序从头开始执行。PC的内容变化决定程序的流向。,(2)、指令寄存器(8

13、位),指令寄存器中存放将要执行的指令代码，通过指令译码器，将指令代码转化为电信号(控制信号ALE等)。,(3)、数据指针DPTR(16位),用于访问外部RAM或外部I/O口，提供十六位地址；也用于程序存储器的查表和程序散转指令，作为基地址寄存器，提供十六位基地址。,(4)、堆栈指针寄存器SP(8位),用于管理堆栈，指出栈顶位置。MCS-51单片机复位后，(SP)=07H。,单片机取指令、分析指令和执行指令的过程：,取指令：,CPU根据程序计数器PC的内容所指的单元地址，从程序存储器中的某个单元取一个字节的指令代码(机器码)，并将它送入指令寄存器中，同时，PC的内容自动加1，指出存储下一个字节指

14、令代码的单元地址。,分析指令：,即解释指令或指令译码。分析指令时，CPU对指令寄存器中的指令代码译码分析，指出要求CPU做什么，并按一定的时序产生相应的操作命令、控制信号、读取所需的操作数。,执行指令：,对操作数进行相应的运算操作，并将运算结果存放到指定的单元(或存储器、I/O口)，同时，在运算过程中自动设置有关标志位的状态。,二、存储器,1、内部数据存储器,单片机的内部数据存储器由RAM地址寄存器、地址译码器以及128个单元的RAM构成，用于存放可读写的数据。,2、内部程序存储器,MCS-51系列单片机(8031除外)的内部程序存储器由程序地址寄存器、地址译码器以及4K(4096)个单元的R

15、OM构成，用于存放程序的机器代码和常数。,3、特殊功能寄存器(Special Function Register，SFR),MCS-51系列单片机有21个可以寻址的特殊功能寄存器，包括单片机内的I/O口、串行口、定时/计数器、中断系统等相关的数据寄存器（或缓冲器）以及控制寄存器和状态寄存器，用于存放相应功能部件的控制命令、状态和数据。,三、并行口（Parallel Port）,有4个并行的I/O口：P0、P1、P2、P3，每根口线都可独立地用作输入或输出。,四、串行口（Serial Port）,有1个全双工的串行口，用于串行通信。串行口由发送缓冲器SBUF、接收缓冲器RBUF、移位寄存器和串行

16、口控制逻辑等部分组成。,五、定时/计数器（Timer/Counter）,有2个16位的定时/计数器T0和T1，T0由TH0和TL0构成，T1由TH1和TL1构成，定时/计数器方式寄存器TMOD选择定时/计数器的工作模式和方式，定时/计数器控制寄存器TCON控制T0和T1的启动和停止，同时反映T0和T1的溢出状态。,六、中断系统（Interrupt System）,有5个中断源，分别为2个外部中断、2个定时/计数器溢出产生的中断、1个串行口接收/发送产生的中断，提供2个中断优先级。,9.3 MCS-51单片机的存储器,MCS-51单片机的的程序存储器和数据存储器分开设置，地址空间相互独立。MCS

17、-51存储器地址空间可分为以下5类：,程序存储器，最大空间64K；,片内数据存储器，128个单元；,特殊功能寄存器，共21个；,位寻址空间，211位；,外部数据寄存器，最大空间64K。,这些存储资源与单片机的应用关系密切。,9.3.1 程序存储器,程序存储器用来存放程序和常数，最大寻址空间64K个单元。MCS-51系列产品按程序存储器配置类型分为3类：,8051芯片含有4k个单元的ROM,8751芯片含有4k个单元的EPROM,8031中无程序存储器，需要扩展程序存储器,在实际应用中，用户既可使用芯片内部的程序存储器，也可以使用芯片外部的程序存储器，但最大空间为64k。,程序存储器的地址空间构

18、成与引脚 的接法有关。,(1)芯片内部含有程序存储器的单片机(8051/8751),程序存储器结构,程序存储器连接电路,当=1（接高电平）时，8051/8751的程序存储器结构：,当=0（接低电平）时，8051/8751的程序存储器结构：,程序存储器结构,程序存储器连接电路,(2)芯片内部不含有程序存储器的单片机(8031),必须接地，8031的程序存储器结构：,程序存储器结构,不论哪一种MCS-51单片机，如果 接地，其内部的程序存储器都将被CPU忽略。,在单片机的程序存储器中，有5个特殊的单元地址被定义为中断入口地址，分别为：外部中断入口地址0003H，外部中断入口地址0013H，定时/计

19、数器T0入口地址000BH，定时/计数器T1入口地址001BH，串行口中断入口地址0023H。,中断入口地址映射,9.3.2 片内数据存储器,MCS-51单片机的片内数据存储器按照功能可划分为3个区域：001FH：32个单元为工作寄存 器区202FH：16个单元为位寻址区307FH：80个单元为数据缓冲 区共128个单元。,片内RAM分区示意图,(一)工作寄存器区(Register Bank)(001FH 32个单元),工作寄存器组分区,工作寄存器区也称为通用寄存器区。,工作寄存器区包含4个工作寄存器组，每个工作寄存器组由8个工作寄存器R0R7组成：BANK0（0007H）BANK1（080F

20、H）BANK2（1017H）BANK3（181FH）,CPU在每个时刻只能使用4个工作寄存器组中的一个作为当前寄存器组，由程序状态字PSW中的第3位(RS0)和第4位(RS1)指定。通过对这2位的编程，可设定CPU的当前工作寄存器组。,剩余的工作寄存器组所对应的存储单元可作为一般的数据缓冲区使用。,CY,AC,F0,RS0,OV,P,RS1,PSW.7,PSW.0,PSW.6,PSW.5,PSW,若RS1，RS0=00 则选择了工作寄存器组 0 区，R0R7分别代表00H 07H单元。,若RS1，RS0=01 则选择了工作寄存器组 1 区，R0R7分别代表08H 0FH单元。,若RS1，RS0

21、=1 0 则选择了工作寄存器组 2 区，R0R7分别代表10H 17H单元。,若RS1，RS0=11 则选择了工作寄存器组 3 区，R0R7分别代表18H 1FH单元。,(二)位寻址区(Bit Addressable Area)(202FH 16个单元),位寻址区中的16个单元不仅有1个单元地址(可按单元访问)，单元中的每一位也有一个自己的位地址，CPU可以对其中的每一位按位访问。,D7,D6,D5,D3,D2,D0,D4,27H,单元地址 24H,D1,位地址,26H,20H,21H,22H,23H,24H,25H,例：,位寻址区中的位地址范围为007FH(168=128位)。CPU可以对每

22、一位直接操作。,片内数据存储器中202FH的位地址映射,通常可以将各种程序状态标志、位控制变量存储在位寻址区内。,在片内RAM中只有202FH单元的位能够进行位操作，我们经常表示为20H.0，它与位地址00H是等价的。,位寻址区16个单元也可以按单元访问，因此当位寻址区16个单元的128位未完全使用时，其剩余单元也可作为RAM单元使用。,(三)数据缓冲区(Data Buffer Area)(307FH 80个单元),1、数据缓冲区的作用：,作为数据缓冲、数据暂存、堆栈区使用；它们只能按单元访问。,2、单片机中的堆栈,堆栈是为了保护CPU执行程序的现场，在存储器中开辟一个“先进后出”（后进先出）

23、的区域。,堆栈的操作包括出栈与入栈。,堆栈由堆栈指针SP管理，它始终指向栈顶位置，一般情况下，将堆栈设在30H单元之后。,单片机数据入栈时，堆栈是向上生长的。因此程序设计时，最好将SP设在片内RAM的末端，如MOV SP,60H，以避免堆栈向上生成时覆盖所存储的数据。,9.3.3 特殊功能寄存器(SFR),MCS-51芯片内部有21个可寻址的SFR(具有独立地址)，它们离散的分布在80HFFH地址范围内，并与片内RAM统一编址。,MCS-51芯片内部还有1个不可寻址的SFR程序计数器PC。,可寻址的SFR中部分SFR(单元地址能够被8整除)还具有位寻址功能。,单片机的特殊功能寄存器（SFR）及

24、其单元地址,与CPU有关的：ACC、B、PSW、SP、DPTR(DPH、DPL)。,与并行I/O口有关的：P0、P1、P2、P3。,与串行口有关的：SCON、SBUF、PCON。,与定时/计数器有关的：TCON、TMOD、TH0、TL0、TH1、TL1。,与中断系统有关的：IP、IE。,凡是SFR的地址能被8整除的SFR(单元地址的末位是0或8)都具有位寻址功能，MCS-51单片机共有11个SFR具有位寻址功能，这些寄存器（单元）的每一位都有一个位地址。位地址空间：80FFH。,特殊功能寄存器（SFR）的位地址空间的特点：,SFR对应的单元地址为该SFR最低位的位地址。,SFR的位寻址区地址是

25、不连续的。,SFR位寻址空间地址映射,MCS-51单片机中SFR的使用：,(1)、对于SFR以单元形式访问时，只能采用直接寻址方式。如：,MOV SBUF,A,MOV 99H,A,二者是等价的。,(2)、对于80FFH区间未定义的单元，用户不能使用。同样，对于未定义位地址所对应的位操作也是无效的。,(3)、编程时，最好不要采用SFR作为中间寄存器暂存中间结果。因为复位时，多数SFR会被清0。,9.3.4 MCS-51单片机的位寻址空间,MCS-51单片机的位寻址空间由两部分组成，位地址范围为00FFH。,9.3.5 外部数据存储器,MCS-51系列单片机的外部数据存储器是一个独立的物理空间，外

26、部数据存储器和外部I/O口共同占用这个空间，最大可以扩展到64k，地址范围为：0000HFFFFH。,外部数据存储器一般由静态RAM构成，简称外部RAM。,9.4 MCS-51单片机的并行I/O口,单片机I/O口的作用,单片机I/O口的结构与工作原理,单片机I/O口的使用,一、单片机I/O口的作用,单片机芯片上的输入输出口有4个：P0，P1，P2和P3。,I/O口的作用与单片机是否扩展有关。,(1)、8051/8751不进行存储器和I/O口扩展时：,P0：I/O口；,P1：I/O口；,P2：I/O口；,P3：I/O口；也可作为第二功能使用。当P3口某些引脚作为第二功能使用时，不可再作为I/O口

27、线使用。如 P3.0和P3.1作为RXD和TXD时，不可再作为I/O口线使用。,(2)、8031及8051/8751进行存储器和I/O口扩展时：,P0：低八位地址总线/数据总线；,P2：高八位地址总线；,P1：I/O口；,P3：I/O口或第二功能使用。当P3口某些引脚作为第二功能使用时，不可再作为I/O口线使用。,2,1,4,3,P0口的某位P0.n(n=07)结构图,P0口的某位由一个输出锁存器、两个三态输入缓冲器(1和2)、输出驱动电路(T1和T2)、多路转换开关MUX以及控制电路(3和4)组成。,从逻辑结构图可以看出，P0口既可以作为I/O用，也可以作为地址/数据线用。,二、单片机I/O

28、口的结构与工作原理,1、P0口的结构与工作原理,当P0口作为普通I/O口使用时,输出时：,CPU发出控制电平“0”封锁“与”门，将输出上拉场效应管T1截止，同时使多路开关MUX把锁存器与输出驱动场效应管T2栅极接通，故内部总线与P0口同相，总线上的信号输出。,2,1,4,3,由于输出驱动级是漏极开路电路，若驱动其他NMOS或外部设备时，需要外接上拉电阻。P0的输出级可驱动8个TTL负载。,输入时：(分读引脚或读锁存器),读引脚：由传送指令(MOV)实现。,下面一个缓冲器用于读端口引脚数据，当执行一条由端口输入的指令时，读脉冲把该三态缓冲器打开，这样端口引脚上的数据经过缓冲器读入到内部总线。,2

29、,1,4,3,读锁存器：有些指令 如：ANL P0，A称为“读-改-写指令”，需要读锁存器。,上面一个缓冲器用于读端口锁存器数据到内部总线。,2,1,4,3,当P0口作为地址/数据总线使用时,在系统扩展时，P0口常作为地址/数据总线使用，分为：,P0引脚输出地址/数据信息。,P0引脚输入数据。,P0引脚输出地址/数据信息。,2,1,4,3,CPU发出控制电平“1”，打开“与”门，又使多路开关MUX把CPU的地址/数据总线与T2栅极反相接通，输出地址或数据。,P0引脚输入数据。,输入信号是从引脚通过输入缓冲器进入内部总线。此时，CPU自动使MUX向下，并向P0口写“1”使“读引脚”控制信号有效，

30、下面的缓冲器打开，外部数据读入内部总线。,2,1,4,3,2、P1口的结构与特点,由一个输出锁存器、两个三态输入缓冲器和输出驱动电路组成。,3、P2口的结构与工作原理,2,1,3,P2口的某位由一个输出锁存器、两个三态输入缓冲器(1和2)、反相器(3)、输出驱动电路(FET场效应管T)和多路转换开关MUX组成。,P2口可作为普通I/O口和地址总线使用。,当P2口作为普通I/O口使用时,2,1,3,CPU发出控制电平“0”，使多路开关MUX倒向锁存器输出Q端，构成一个准双向口。其结构和功能与P1相同。成为普通I/O口。,当P2口作为地址总线使用时,2,1,3,在系统扩展片外存储器且容量超过256

31、B时，CPU发出控制电平“1”，使多路开关MUX倒向内部地址线。此时，P2输出高8位地址信息。,4、P3口的结构与工作原理,P3口的某位由一个输出锁存器、三个三态输入缓冲器(1、2、4)、与非门(3)及输出驱动电路(FET场效应管T)组成。,P3口除可作为普通I/O口外，其还具有第二功能。,D QCLK Q,P3.n,读锁存器,内部总线,写锁存器,读引脚,VCC,R,T,P3口引脚,第二功能输入,第二功能输出,W,2,1,3,4,当P3口作为普通I/O口使用时，W=1,其结构功能与P1口类似。,当P3口用作第二功能使用时：,P3.0：RXD串行口输入,P3.1：TXD串行口输出,P3.2：IN

32、T0外部中断0输入,P3.3：INT1外部中断1输入,P3.4：T0定时器0外部输入,P3.5：T1定时器1外部输入,P3.6：WR外部写控制,P3.7：RD外部读控制,当P3口用作第二功能输出时：(输出RD/WR/TXD),D QCLK Q,P3.n,读锁存器,内部总线,写锁存器,读引脚,VCC,R,T,P3口引脚,第二功能输入,第二功能输出(RD/WR/TXD),W,2,1,3,4,1,1,1,第二功能输出时，内部自动设置 D=1,当P3口用作第二功能输入时：(输入RxD/T0/INT0等),D QCLK Q,P3.n,读锁存器=0,内部总线,写锁存器,读引脚=0,VCC,R,T,P3口引

33、脚,第二功能输入RxD/T0/INT0/T1/INT1,第二功能输出此端自动=1,W,2,1,3,4,1,1,1,第二功能输入时，信号经缓冲器4 直接进入内部总线。,1,0,截止,9.5 MCS-51单片机的时钟电路与时序,9.5.1 MCS-51单片机的时钟电路,时钟电路用来产生CPU工作所需的时钟控制信号。时钟的频率直接影响单片机的速度，时钟电路的质量直接影响单片机系统的稳定性。,时钟电路的设计形式：内部方式和外部方式。,1、内部方式,借助于单片机芯片上提供的反相放大器电路，在XTAL1和XTAL2两引脚之间外接晶体振荡器和微调电容构成自激振荡器，提供时钟信号。,2、外部方式,直接使用外部

34、振荡脉冲信号。,常用于多CPU系统，以保持各个CPU同步工作,9.5.2 MCS-51单片机的时序,在计算机中，一条指令可分解为若干个基本的微操作，这些微操作所对应的脉冲信号在时间上有严格的先后次序，称为计算机的时序。,MCS-51包括4个定时单位，它们分别是：振荡周期（节拍）、时钟周期（状态周期）、机器周期和指令周期。,单片机两种常用晶体振荡器(晶振)的4个周期信号的对比,1、震荡周期,振荡周期也叫节拍，用P表示。振荡周期是指为单片机提供定时信号的振荡源的周期。是时序中最小的时间单位。,例如：若某单片机时钟频率为2MHz，则它的振荡周期应为0.5s。,2、时钟周期,时钟周期又叫做状态周期，用

35、S表示。是振荡周期的二倍，其前半周期对应的节拍叫P1拍，后半周期对应的节拍叫P2。,P1节拍通常完成算术、逻辑运算；P2节拍通常完成传送指令。,3、机器周期,机器周期是实现特定功能所需的时间周期，通常由若干时钟周期构成。,MCS-51的一个机器周期是固定不变的，宽度均由6个状态周期（12个振荡周期）组成，并依次表示为S1S6，分别记作S1P1、S1P2S6P1、S6P2。,4、指令周期,指令周期是最大的时序定时单位，指令周期是指执行一条指令需要的时间。,MCS-51的指令周期可以包含有14个机器周期。,MCS-51单片机的机器周期(TM),状态,P1相,P2相,P1相,P2相,MCS-51单片

36、机每个机器周期内地址锁存信号（ALE）产生两次有效信号，分别出现在S1P2、S2P1期间与S4P2、S5P1期间。,典型指令的时序：,MCS-51系列单片机共有111条指令，按照指令代码的长度，这些指令可以分为单字节指令、双字节指令和3字节指令；按照指令的执行时间，可以分为单周期指令、双周期指令和4周期指令。,(1)、单字节单周期指令(以INC A为例),INC A 的机器码,(2)、双字节单周期指令(以ADD指令为例),读机器码 24,读机器码 50,(PC)加1,(PC)加1,(PC)加1,读下一个指令的机器码,(3)、单字节双周期指令(以INC DPTR指令为例),读操作码 A3,读下一

37、个操作码,丢弃,读下一个操作码,丢弃,读下一个操作码,丢弃,(PC)加1,(PC)不加1,(PC)不加1,(PC)不加1,9.6 MCS-51单片机的复位电路,一、单片机复位及复位状态,复位是单片机的一个重要的工作状态。在单片机开始工作时需要上电复位、在运行过程中发生了故障或意外情况需要强制复位等。,复位目的是使单片机或系统中的其它部件处于某种确定的初始状态。,MCS-51单片机复位的条件：,在振荡器运行的情况下，在RESET引脚上保持2个以上机器周期（24个振荡周期）的高电平，就可以使单片机可靠地复位。,复位对片内RAM和SFR的影响：,复位对MCS-51片内RAM（007FH）的影响,在单

38、片机工作过程中CPU复位时，不会影响MCS-51片内RAM（007FH）的状态。,存储在位寻址区202FH的标志位状态不变，但是，工作寄存器组R0R7的内容不一定是复位以前的R0R7，因为PSW被清0了，此时R0R7代表的是0007的内容。片机工作过程中CPU复位时，不会影响MCS-51片内RAM（007FH）的状态。,复位对MCS-51片内SFR（80FFH）的影响,单片机工作过程中CPU复位时，大多数SFR被清0，程序设计时须注意。,特殊功能寄存器及其复位时的内容,二、MCS-51单片机的复位电路,MCS51系列单片机的复位是由外部的复位电路实现的。,在实际应用中，单片机通常采用2种形式的复位电路：上电自动复位电路和按钮开关复位电路。,上电自动复位电路,按钮开关及上电自动复位电路,设计要求：在RESET（RST）端维持110ms的高电平。,