ARM体系结构与内核.ppt

《ARM体系结构与内核.ppt》由会员分享，可在线阅读，更多相关《ARM体系结构与内核.ppt（99页珍藏版）》请在三一办公上搜索。

1、第02章 ARM技术与ARM体系结构,1.ARM体系结构版本2.ARM内核3.ARM流水线技术,1.ARM体系结构版本,计算机体系结构分类ARM版本及系列,计算机体系结构分类,两种典型的结构：冯诺依曼结构 哈佛体系结构,冯诺依曼结构,冯诺依曼机：将数据和指令都存储在存储器中的计算机。计算系统由一个中央处理单元（CPU）和一个存储器组成。存储器拥有数据和指令，并且可以根据所给的地址对它进行读或写。,哈佛体系结构,哈佛机：为数据和程序提供了各自独立的存储器。程序计数器只指向程序存储器而不指向数据存储器，这样做的后果是很难在哈佛机上编写出一个自修改的程序。独立的程序存储器和数据存储器为数字信号处理提

2、供了较高的性能。ARM7使用冯诺依曼体系结构。ARM 9使用哈佛体系结构。,ARM公司简介,ARM是Advanced RISC Machines的缩写，它是一家微处理器行业的知名企业，该企业设计了大量高性能、廉价、耗能低的RISC（精简指令集）处理器。1985年第一个ARM原型在英国剑桥诞生。公司的特点是只设计芯片，而不生产。它提供ARM技术知识产权（IP）核，将技术授权给世界上许多著名的半导体、软件和OEM厂商，并提供服务。,ARM处理器的应用,到目前为止，基于ARM技术的微处理器应用约占据了32位嵌入式微处理器75以上的市场份额。全球80%的GSM/3G手机、99%的CDMA手机以及绝大多

3、数PDA产品均采用ARM体系的嵌入式处理器。“掌上计算”相关的所有领域皆为其所主宰。主要应用：消费类电子，无线、图像应用开放平台、存储、自动化、智能卡、SIM卡等。ARM处理器的三大特点：耗电少功能强、16位/32位双指令集、众多合作伙伴。,将技术授权给其它芯片厂商,形成各具特色的ARM芯片,各ARM体系结构版本,ARM体系结构从最初开发到现在有了很大的改进，并仍在完善和发展。为了清楚地表达每个ARM应用实例所使用的指令集，ARM公司定义了7种主要的ARM指令集体系结构版本，以版本号V1V7表示。,ARM体系结构的基本版本,ARM体系结构的基本版本命名规则,ARMxyzTDMIEJF-S大括号

4、内的字母是可选的，各个字母的含义如下：x系列号，例如ARM7中的“7”、ARM9中的“9”；y内部存储管理/保护单元，例如ARM72中的“2”、ARM94中的“4”；z内含有高速缓存Cache；T技持16位的Thumb指令集；D支持JTAG片上调试；M支持用于长乘法操作（64位结果）的ARM指令，包含快速乘法器；I带有嵌入式追踪宏单元ETM（Embedded Trace Macro），用来设置断点和观察点的调试硬件；,E增强型DSP指令（基于TDMI）；J含有Java加速器Jazelle，与Java虚拟机相比，Java加速器Jazelle使Java代码运行速度提高了8倍，功耗降低到原来的80%

5、；F向量浮点单元；S可综合版本，意味着处理器内核是以源代码形式提供的。这种源代码形式又可以被编译成一种易于EDA工具使用的形式。,ARM体系结构的基本版本命名规则,ARM命名规则举例,ARM7TMDI是目前使用最广泛的32位嵌入式RISC处理器，属低端ARM处理器核。,ARM版本：V1版架构,该版架构只在原型机ARM1出现过，只有26位的寻址空间，没有用于商业产品。其基本性能有:基本的数据处理指令（无乘法）；基于字节、半字和字的Load/Store指令;转移指令，包括子程序调用及链接指令；供操作系统使用的软件中断指令SWI；寻址空间：64MB（226）。,ARM版本：V2版架构,该版架构对V1

6、版进行了扩展，例如ARM2和ARM3（V2a）架构，版本2a是版本2的变种，ARM3芯片采用了版本2a。同样为26位寻址空间，现在已经废弃不再使用。V2版架构与版本V1相比，增加了以下功能：乘法和乘加指令；支持协处理器操作指令；快速中断模式；SWP/SWPB的最基本存储器与寄存器交换指令;寻址空间：64MB。,ARM版本：V3版架构,V3版架构（目前已废弃）对ARM体系结构作了较大的改动：寻址空间增至32位（4GB）；当前程序状态信息从原来的R15寄存器移到当前程序状态寄存器CPSR中（Current Program Status Register）;增加了程序状态保存寄存器SPSR（Save

7、d Program Status Register）；增加了中止（Abort）和未定义2种处理器模式；增加了MRS/MSR指令，以访问新增的CPSR/SPSR寄存器；增加了从异常处理返回的指令功能。,ARM版本：V4版架构,不在为了与以前的版本兼容而支持26位体系结构，并明确了哪些指令会引起未定义指令异常发生，V4版架构在V3版上作了进一步扩充，V4版架构是目前应用最广的ARM体系结构，ARM7、ARM8、ARM9和StrongARM都采用该架构。指令集中增加了以下功能：符号化和非符号化半字及符号化字节的存/取指令；增加了16位Thumb指令集；完善了软件中断SWI指令的功能；处理器系统模式引

8、进特权方式时使用用户寄存器操作;把一些未使用的指令空间捕获为未定义指令。,ARM版本：V5版架构,V5版架构是在V4版基础上增加了一些新的指令，ARM10和Xscale都采用该版架构。这些新增命令有：带有链接和交换的转移BLX指令；计数前导零CLZ指令；BRK中断指令；增加了数字信号处理指令（V5TE版）；为协处理器增加更多可选择的指令；改进了ARM/Thumb状态之间的切换效率；E-增强型DSP指令集，包括全部算法操作和16位乘法操作；J-支持新的JAVA，提供字节代码执行的硬件和优化软件加速功能。,ARM版本：V6版架构,V6版架构是2001年发布的，首先在2002年春季发布的ARM11处

9、理器中使用。此架构在V5版基础上增加了以下功能：THUMBTM：35%代码压缩；DSP扩充：高性能定点DSP功能；JazelleTM：Java性能优化，可提高8倍；Media扩充：音/视频性能优化，可提高4倍。,ARMv7架构采用了 Thumb-2技术 Thumb-2技术是在ARM的Thumb代码压缩技术的基础上发展起来的，并且保持了对现存ARM解决方案的完整的代码兼容性。Thumb-2技术比纯32位代码少使用 31的内存，减小了系统开销。同时能够提供比已有的基于Thumb技术的解决方案高出38的性能。ARMv7架构还采用了NEON技术 将DSP和媒体处理能力提高了近4倍，并支持改良的浮点运算

10、，满足下一代3D图形、游戏物理应用以及传统嵌入式控制应用的需求。ARMv7还支持改良的运行环境 迎合不断增加的JIT(Just In Time)和DAC(DynamicAdaptive Compilation)技术的使用。另外，ARMv7架构对于早期的ARM处理器软件也提供很好的兼容性。,ARM版本VII：V7版架构,ARM版本VII：V7版架构,ARM Cortex处理器系列都是基于ARMv7架构的产品ARM Cortex-A系列是针对日益增长的，运行包括Linux、Windows，CE和Symbian操作系统在内的消费娱乐和无线产品设计的；ARM Cortex-R系列针对的是需要运行实时操

11、作系统来进行控制应用的系统，包括汽车电子、网络和影像系统；ARM Cortex-M系列则面向微控制器领域，为那些对开发费用非常敏感同时对性能要求不断增加的嵌入式应用所设计的。,常用ARM核简介,ARM处理器核简介,ARM公司开发了很多系列的ARM处理器核，目前最新的系列已经是ARM11了，而ARM6核以及更早的系列已经很罕见了。目前应用比较广泛的系列是：注：“ARM核”并不是芯片，ARM核与其它部件如RAM、ROM、片内外设组合在一起才能构成现实的芯片。,常用ARM核简介,ARM处理器核简介ARM7,该系列包括ARM7TDMI、ARM7TDMI-S、带有高速缓存处理器宏单元的ARM720T和扩

12、充了Jazelle的ARM7EJ-S。该系列处理器提供Thumb 16位压缩指令集和EmbededICE软件调试方式，适用于更大规模的SoC设计中。ARM7系列广泛应用于多媒体和嵌入式设备，包括Internet设备、网络和调制解调器设备，以及移动电话、PDA等无线设备。,常用ARM核简介,ARM处理器核简介ARM9,该系列包括ARM9TDMI、ARM920T和带有告诉缓存处理器宏单元的ARM940T。除了兼容ARM7系列，而且能够更加灵活的设计。ARM9系列主要应用于引擎管理、仪器仪表、安全系统和机顶盒、无线设备、高端打印机、数码照相机和数码摄像机。,常用ARM核简介,ARM处理器核简介ARM

13、10,该系列包括ARM1020E和ARM1020E处理器核，其核心在于使用向量浮点（VFP）单元VFP10提供高性能的浮点解决方案，从而极大提高了处理器的整型和浮点运算性能。ARM10系列主要应用于下一代无线设备、数字消费品、成像设备、工业控制、通信和信息系统、视频游戏机和高性能打印机等场合。,常用ARM核简介,ARM处理器核简介SecurCore,专为安全需要而设计，提供了完善的32位RISC技术的安全解决方案。灵活的保护单元，以确保操作系统和应用数据的安全。采用软内核技术，防止外部对其进行扫描探测。可集成用户自己的安全特性和其他协处理器。主要应用：对安全性要求较高的应用产品及应用系统，如电

14、子商务、电子政务、电子银行业务、网络和认证系统等领域。4种类型：SecurCore SC100、SecurCore SC110、SecurCore SC200和SecurCore SC210。,常用ARM核简介,ARM处理器核简介Xscale,Xscale是ARM体系结构的一种内核，基于ARM v5TE，由Intel公司开发。相比于ARM处理器，XScale功耗更低，系统伸缩性更好，同时核心频率也得到提高，达到了400Mhz甚至更高。增加MMX指令。XScale是目前Intel公司主推的高性能嵌入式处理器，分通用处理器、网络处理器和I/O处理器三类。其中通用处理器有PXA25x、PXA26x、

15、PXA27x三个系列，被广泛应用于智能手机、PDA领域。,2.ARM内核,1.ARM7TDMI内核结构2.ARM9内核结构,ARM7TDMI内核结构,1.简介2.ARM7TDMI3.ARM7TDMI的模块和内部框图4.体系结构直接支持的数据类型5.处理器状态6.处理器模式7.内部寄存器8.程序状态寄存器,9.异常10.中断延迟11.复位12.存储器及存储器映射I/O13.寻址方式简介14.ARM7指令简介15.协处理器接口16.调试接口简介17.ETM接口简介,1简介,低功耗的32位RISC处理器，冯诺依曼结构。具有嵌入式ICERT逻辑，调试开发方便。3级流水线结构。代码密度高，兼容16位的T

16、humb指令集。对操作系统的支持广泛，包括Windows CE、Linux、Palm OS等。指令系统与ARM9系列、ARM9E系列和ARM10E系列兼容，便于用户的产品升级换代。主频最高可达130MIPS。主要应用领域：工业控制、Internet设备、网络和调制解调器设备、移动电话等多种多媒体和嵌入式应用。,ARM7TDMI内核结构,1.简介2.ARM7TDMI3.ARM7TDMI的模块和内部框图4.体系结构直接支持的数据类型5.处理器状态6.处理器模式7.内部寄存器8.程序状态寄存器,9.异常10.中断延迟11.复位12.存储器及存储器映射I/O13.寻址方式简介14.ARM7指令简介15

17、.协处理器接口16.调试接口简介17.ETM接口简介,2 ARM7TDMI,简介,ARM7TDMI基于ARM体系结构V4版本，是目前低端的ARM核。具有广泛的应用，其最显著的应用为数字移动电话。,注意：“ARM核”并不是芯片，ARM核与其它部件如RAM、ROM、片内外设组合在一起才能构成现实的芯片。,2 ARM7TDMI,简介,ARM7TDMI支持32位寻址范围，并弥补了ARM6不能在低于5V电源电压下工作的不足。ARM7TDMI的后缀意义为：,2 ARM7TDMI,简介,ARM7TDMI处理器是ARM通用32位微处理器家族的成员之一。它具有优异的性能，但功耗却很低，使用门的数量也很少。它属于

18、精简指令集计算机（RISC），比复杂指令集计算机（CISC）要简单得多。这样的简化实现了：,高的指令吞吐量；出色的实时中断响应；小的、高性价比的处理器宏单元。,2 ARM7TDMI,三级流水线,ARM7TDMI处理器使用流水线来增加处理器指令流的速度。这样可使几个操作同时进行，并使处理和存储器系统连续操作，能提供0.9MIPS/MHz的指令执行速度。ARM7TDMI的流水线分3级，分别为：取指译码执行,2 ARM7TDMI,三级流水线,正常操作过程中，在执行一条指令的同时对下一条指令进行译码，并将第三条指令从存储器中取出。这三条指令之间的位置关系如下表所示：,2 ARM7TDMI,存储器访问,

19、ARM7TDMI处理器使用了冯诺依曼（Von Neumann）结构，指令和数据共用一条32位总线。只有装载、存储和交换指令可以对存储器中的数据进行访问。数据可以是字节（8位）、半字（16位）或者字（32位）。,2 ARM7TDMI,存储器访问,ARM7TDMI处理器的存储器接口可以使潜在的性能得以实现，这样减少了存储器的使用。对速度有严格要求的控制信号使用流水线，这样使系统控制功能以标准的低功耗逻辑实现。ARM7TDMI处理器的存储器周期有4个基本类型：内部周期；非连续的周期；连续 的周期；协处理器寄存器的传输周期。,ARM7TDMI内核结构,1.简介2.ARM7TDMI3.ARM7TDMI的

20、模块和内部框图4.体系结构直接支持的数据类型5.处理器状态6.处理器模式7.内部寄存器8.程序状态寄存器,9.异常10.中断延迟11.复位12.存储器及存储器映射I/O13.寻址方式简介14.ARM7指令简介15.协处理器接口16.调试接口简介17.ETM接口简介,3 ARM7TDMI的模块和内核框图,ARM7TDMI模块,3 ARM7TDMI的模块和内核框图,ARM7TDMI模块,地址寄存器,寄存器组31*32位寄存器（6个状态寄存器）,地址增加器,乘法器,桶形移位器,32位ALU,写数据寄存器,指令管线读数据寄存器Thumb指令译码器,指令译码和控制逻辑,ADDR31:0,CLK,CLEN

21、,CFGBIGEND,nIRQ,nFIQ,nRESET,ABORT,LOCK,WRITE,SIZE1:0,PROT1:0,TRANS1:0,DBG输出,DBG输入,CP控制,CP握手,WDATA31:0,RDATA31:0,扫描调试控制,3 ARM7TDMI的模块和内核框图,ARM7TDMI模块,ARM7TDMI内核结构,1.简介2.ARM7TDMI3.ARM7TDMI的模块和内部框图4.体系结构直接支持的数据类型5.处理器状态6.处理器模式7.内部寄存器8.程序状态寄存器,9.异常10.中断延迟11.复位12.存储器及存储器映射I/O13.寻址方式简介14.ARM7指令简介15.协处理器接口

22、16.调试接口简介17.ETM接口简介,4 体系结构直接支持的数据类型,体系结构直接支持的数据类型,ARM处理器支持下列数据类型：字节 8位半字 16位（必须分配为占用两个字节）字 32为（必须分配为占用4各字节）,体系结构直接支持的数据类型,注意：V4版本之后的ARM结构都支持这3种结构（包括V4版本），而以前的版本只支持字节和字；当数据类型定义为无符号型时，N位数据值使用正常的二进制格式表示范围为02N-1的非负整数；当数据类型定义为有符号型时，N位数据值使用2的补码格式表示范围为-2N-1+2N-1-1的整数；,4 体系结构直接支持的数据类型,体系结构直接支持的数据类型,注意：所有数据操

23、作，例如ADD，都以字为单位；装载和保存指令可以对字节、半字和字进行操作，当装载字节或半字时自动实现零扩展或符号扩展；ARM指令的长度刚好是1个字（分配为占用4个字节），Thumb指令的长度刚好是半字（占用2个字节）。,4 体系结构直接支持的数据类型,ARM7TDMI内核结构,1.简介2.ARM7TDMI3.ARM7TDMI的模块和内部框图4.体系结构直接支持的数据类型5.处理器状态6.处理器模式7.内部寄存器8.程序状态寄存器,9.异常10.中断延迟11.复位12.存储器及存储器映射I/O13.寻址方式简介14.ARM7指令简介15.协处理器接口16.调试接口简介17.ETM接口简介,5 处

24、理器状态,处理器状态,ARM7TDMI处理器内核使用V4T版本的ARM结构，该结构包含32位ARM指令集和16位Thumb指令集。因此ARM7TDMI处理器有两种操作状态：ARM状态：32位，这种状态下执行的是字方式的ARM指令；Thumb状态：16位，这种状态下执行半字方式的Thumb指令。,注意：两个状态之间的切换并不影响处理器模式或寄存器内容。,5 处理器状态,处理器状态,使用BX指令将ARM7TDMI内核的操作状态在ARM状态和Thumb状态之间进行切换（详见第4章），程序如下所示。,;从Arm状态切换到Thumb状态 LDR R0,=Lable+1 BX R0;从Thumb状态切换到

25、ARM状态 LDR R0,=Lable BX R0,地址最低位为1，表示切换到Thumb状态,地址最低位为0，表示切换到ARM状态,跳转地址标号,ARM7TDMI内核结构,1.简介2.ARM7TDMI3.ARM7TDMI的模块和内部框图4.体系结构直接支持的数据类型5.处理器状态6.处理器模式7.内部寄存器8.程序状态寄存器,9.异常10.中断延迟11.复位12.存储器及存储器映射I/O13.寻址方式简介14.ARM7指令简介15.协处理器接口16.调试接口简介17.ETM接口简介,6 处理器模式,简介,ARM体系结构支持7种处理器模式，分别为：用户模式、快中断模式、中断模式、管理模式、中止模

26、式、未定义模式和系统模式，如下表所示。这样的好处是可以更好的支持操作系统并提高工作效率。ARM7TDMI完全支持这七种模式。,6 处理器模式,处理器模式,6 处理器模式,特权模式,除用户模式外，其它模式均为特权模式。ARM内部寄存器和一些片内外设在硬件设计上只允许（或者可选为只允许）特权模式下访问。此外，特权模式可以自由的切换处理器模式，而用户模式不能直接切换到别的模式。,6 处理器模式,异常模式,这五种模式称为异常模式。它们除了可以通过程序切换进入外，也可以由特定的异常进入。当特定的异常出现时，处理器进入相应的模式。每种异常模式都有一些独立的寄存器，以避免异常退出时用户模式的状态不可靠。,6

27、 处理器模式,用户和系统模式,这两种模式都不能由异常进入，而且它们使用完全相同的寄存器组。系统模式是特权模式，不受用户模式的限制。操作系统在该模式下访问用户模式的寄存器就比较方便，而且操作系统的一些特权任务可以使用这个模式访问一些受控的资源。,ARM7TDMI内核结构,1.简介2.ARM7TDMI3.ARM7TDMI的模块和内部框图4.体系结构直接支持的数据类型5.处理器状态6.处理器模式7.内部寄存器8.程序状态寄存器,9.异常10.中断延迟11.复位12.存储器及存储器映射I/O13.寻址方式简介14.ARM7指令简介15.协处理器接口16.调试接口简介17.ETM接口简介,7 内部寄存器

28、,简介,在ARM7TDMI处理器内部有37个用户可见的寄存器。在不同的工作模式和处理器状态下，程序员可以访问的寄存器也不尽相同。,ARM状态各模式下的寄存器,ARM状态各模式下的寄存器,所有的37个寄存器，分成两大类：31个通用32位寄存器；6个状态寄存器。,ARM状态各模式下可以访问的寄存器,一般的通用寄存器,在汇编语言中寄存器R0R13为保存数据或地址值的通用寄存器。它们是完全通用的寄存器，不会被体系结构作为特殊用途，并且可用于任何使用通用寄存器的指令。,一般的通用寄存器,其中R0R7为未分组的寄存器，也就是说对于任何处理器模式，这些寄存器都对应于相同的32位物理寄存器。,一般的通用寄存器

29、,寄存器R8R14为分组寄存器。它们所对应的物理寄存器取决于当前的处理器模式，几乎所有允许使用通用寄存器的指令都允许使用分组寄存器,一般的通用寄存器,寄存器R8R12有两个分组的物理寄存器。一个用于除FIQ模式之外的所有寄存器模式，另一个用于FIQ模式。这样在发生FIQ中断后，可以加速FIQ的处理速度。,一般的通用寄存器,寄存器R13、R14分别有6个分组的物理寄存器。一个用于用户和系统模式，其余5个分别用于5种异常模式。,堆栈指针寄存器R13（SP）,寄存器R13常作为堆栈指针（SP）。在ARM指令集当中，没有以特殊方式使用R13的指令或其它功能，只是习惯上都这样使用。但是在Thumb指令集

30、中存在使用R13的指令。,链接寄存器R14（LR）,R14为链接寄存器（LR），在结构上有两个特殊功能：在每种模式下，模式自身的R14版本用于保存子程序返回地址；当发生异常时，将R14对应的异常模式版本设置为异常返回地址（有些异常有一个小的固定偏移量）。,7 内部寄存器,R14寄存器与子程序调用,MOV PC,LR,R14(地址A),1.程序A执行过程中调用程序B；,操作流程,2.程序跳转至标号Lable，执行程序B。同时硬件将“BL Lable”指令的下一条指令所在地址存入R14；,3.程序B执行最后，将R14寄存器的内容放入PC，返回程序A；,7 内部寄存器,R14寄存器与异常发生,异常发

31、生时，程序要跳转至异常服务程序，对返回地址的处理与子程序调用类似，都是由硬件完成的。区别在于有些异常有一个小常量的偏移。,7 内部寄存器,R14寄存器注意要点,当发生异常嵌套时，这些异常之间可能会发生冲突。例如：如果用户在用户模式下执行程序时发生了IRQ中断，用户模式寄存器不会被破坏。但是如果允许在IRQ模式下的中断处理程序重新使能IRQ中断，并且发生了嵌套的IRQ中断时，外部中断处理程序保存在R14_irq中的任何值都将被嵌套中断的返回地址所覆盖。,7 内部寄存器,R14寄存器注意要点,a,return,地址A,1.执行用户模式下的程序；,2.发生IRQ中断，硬件将某个地址存入IRQ模式下的

32、R14_irq寄存器，用户模式下的R14没有被破坏；,3.IRQ服务程序A执行完毕，将R14_irq寄存器的内容减去某个常量后存入PC，返回之前被中断的程序；,未被破坏,7 内部寄存器,R14寄存器注意要点,a,地址A,1.执行用户模式下的程序；,2.发生IRQ中断，硬件将某个地址存入IRQ模式下的R14_irq寄存器，用户模式下的R14没有被破坏；,3.IRQ服务程序A执行完毕，将R14_irq寄存器的内容减去某个常量后存入PC，返回之前被中断的程序；,未被破坏,a,return,地址B,4.如果在IRQ处理程序中打开IRQ中断，并且再次发生IRQ中断，或者调用子程序；,5.硬件将返回地址保

33、存在R14_irq寄存器中，原来保存的返回地址将被覆盖，造成错误；,被破坏,6.在程序B返回到程序A，然后在返回到用户模式下被中断的程序时，发生错误，将不能正确返回；,return,return,解决办法是确保R14的对应版本在发生中断嵌套时不再保存任何有意义的值（将R14入栈），或者切换到其它处理器模式下。,程序计数器R15（PC）,寄存器R15为程序计数器（PC），它指向正在取指的地址。可以认为它是一个通用寄存器，但是对于它的使用有许多与指令相关的限制或特殊情况。如果R15使用的方式超出了这些限制，那么结果将是不可预测的。,7 内部寄存器,读R15的限制,正常操作时，从R15读取的值是处理

34、器正在取指的地址，即当前正在执行指令的地址加上8个字节（两条ARM指令的长度）。由于ARM指令总是以字为单位，所以R15寄存器的最低两位总是为0。,7 内部寄存器,读R15的限制,当使用STR或STM指令保存R15时，会有一个例外。这些指令可能将当前指令地址加8字节或加12字节保存（将来可能还有其它数字）。偏移量是8还是12取决于具体的ARM芯片，但是对于一个确定的芯片，这个值是一个常量。所以最好避免使用STR和STM指令来保存R15，如果很难做到，那么应当在程序中计算出该芯片的偏移量。,7 内部寄存器,读R15的限制,计算偏移量程序代码：,SUBR1,PC,#4;R1=下面STR指令的地址S

35、TRPC,R0;保存STR指令地址+偏移量LDRR0,R0;然后重装SUBR0,R0,R1;计算偏移量,7 内部寄存器,写R15的限制,正常操作时，写入R15 的值被当作一个指令地址，程序从这个地址处继续执行（相当于执行一次无条件跳转）。,7 内部寄存器,写R15的限制,由于ARM指令以字节为边界，因此写入R15的值最低两位通常为0b00。具体的规则取决于内核结构的版本：在ARM结构V3版及以下版本中，写入R15的值的最低两位被忽略，因此跳转地址由指令的实际目标地址（写入R15的值）和0 xFFFFFFFC相与得到；在ARM结构V4版及以上版本中，写入R15的值的最低两位为0，如果不是，结果将

36、不可预测。,程序状态寄存器CPSR,寄存器CPSR为程序状态寄存器，在异常模式中，另外一个寄存器“程序状态保存寄存器（SPSR）”可以被访问。每种异常都有自己的SPSR，在因为异常事件而进入异常时它保存CPSR的当前值，异常退出时可通过它恢复CPSR。详细描述参看3.8小节。,7 内部寄存器,Thumb状态寄存器,Thumb状态寄存器集是ARM状态集的子集，程序员可以直接访问的寄存器为：8个通用寄存器R0R7；程序计数器（PC）；堆栈指针（SP）；链接寄存器（LR）；有条件访问程序状态寄存器（CPSR）。,Thumb状态各模式下的寄存器,注意：括号内为ATPCS中寄存器的命名，可以使用RN汇编

37、伪指令将寄存器定义多个名字。其中ADS1.2的汇编程序直接支持这些名称，但注意a1a4，v1v4必须用小写。,Thumb状态下的通用寄存器,在汇编语言中寄存器R0R7为保存数据或地址值的通用寄存器。对于任何处理器模式，它们中的每一个都对应于相同的32为物理寄存器。它们是完全通用的寄存器，不会被体系结构作为特殊的用途，并且可用于任何使用通用寄存器的指令。,Thumb状态下的堆栈指针寄存器（SP）,堆栈指针SP对应ARM状态的寄存器R13。每个异常模式都有其自身的SP分组版本，SP通常指向各异常模式所专用的堆栈。注意：在发生异常时，处理器自动进入ARM状态。,Thumb状态下的链接寄存器R14（L

38、R）,链接寄存器LR对应ARM状态寄存器R14，在结构上有两个特殊功能，详见“ARM状态下的链接寄存器LR”。注意：在发生异常时，处理器自动进入ARM状态。,7 内部寄存器,ARM状态和Thumb状态之间寄存器的关系,Thumb状态寄存器与ARM状态寄存器有如下的关系：Thumb状态R0R7与ARM状态R0R7相同；Thumb状态CPSR和SPSR与ARM状态CPSR和SPSR相同；Thumb状态SP映射到ARM状态R13；Thumb状态LR映射到ARM状态R14；Thumb状态PC映射到ARM状态PC（R15）。,Thumb状态寄存器在Arm状态寄存器上的映射,低寄存器,高寄存器,7 内部寄

39、存器,在Thumb状态中访问高寄存器,在Thumb状态中，高寄存器（R8R15）不是标准寄存器集的一部分。汇编语言程序员对它们的访问受到限制，但可以将它们用于快速暂存。可以使用MOV、CMP和ADD指令对高寄存器操作，详见第4章。,ARM7TDMI内核结构,1.简介2.ARM7TDMI3.ARM7TDMI的模块和内部框图4.体系结构直接支持的数据类型5.处理器状态6.处理器模式7.内部寄存器8.程序状态寄存器,9.异常10.中断延迟11.复位12.存储器及存储器映射I/O13.寻址方式简介14.ARM7指令简介15.协处理器接口16.调试接口简介17.ETM接口简介,8 程序状态寄存器,简介,

40、ARM7TDMI内核包含1个CPSR和5个供异常处理程序使用的SPSR。CPSR反映了当前处理器的状态，其包含：4个条件代码标志（负(N)、零(Z)、进位(C)和溢出(V)）；2个中断禁止位，分别控制一种类型的中断；5个对当前处理器模式进行编码的位；1个用于指示当前执行指令(ARM还是Thumb)的位。,8 程序状态寄存器,简介,条件代码标志,保留,控制位,溢出标志,进位或借位扩展,零,负或小于,IRQ禁止,FIQ禁止,状态位,模式位,N,Z,C,V,I,T,F,CPSR寄存器的格式,8 程序状态寄存器,简介,每个异常模式还带有一个程序状态保存寄存器（SPSR），它用于保存在异常事件发生之前的

41、CPSR。CPSR和SPSR通过特殊指令进行访问。详细信息请参阅第4章。注意：如果通过程序修改CPSR寄存器中的模式位进入异常模式，那么硬件将不会把CPSR保存至SPSR中。,8 程序状态寄存器,条件代码标志,大多数“数值处理指令”可以选择是否影响条件代码标志位。通常如果指令带S后缀，则该指令的执行会影响条件代码标志；但有一些指令的执行总是会影响条件代码标志。N、Z、C和V位都是条件代码标志。通过算术操作、逻辑操作、MSR或者LDM指令可以对这些位进行设置。所有ARM指令都可按条件来执行，而Thumb指令中只有分支指令可按条件执行。,8 程序状态寄存器,条件代码标志,各标志位的含义如下：N 运

42、算结果的最高位反映在该标志位。对于有符号二进制补码，结果为负数时N=1，结果为正数或零时N=0；Z 指令结果为0时Z=1（通常表示比较结果“相等”），否则Z=0；,8 程序状态寄存器,条件代码标志,各标志位的含义如下：C 当进行加法运算(包括CMN指令)，并且最高位产生进位时C=1，否则C=0。当进行减法运算(包括CMP 指令)，并且最高位产生借位时C=0，否则C=1。对于结合移位操作的非加法/减法指令，C为从最高位最后移出的值，其它指令C通常不变；V当进行加法/减法运算，并且发生有符号溢出时V=1，否则V=0，其它指令V通常不变。,8 程序状态寄存器,控制位,CPSR的最低8位为控制位，当发

43、生异常时，这些位被硬件改变。当处理器处于一个特权模式时，可用软件操作这些位。它们分别是：中断禁止位；T位；模式位。,8 程序状态寄存器,控制位,中断禁止位包括I和F位：当I位置位时，IRQ中断被禁止；当F位置位时，FIQ中断被禁止。T位反映了正在操作的状态：当T位置位时，处理器正在Thumb状态下运行；当T位清零时，处理器正在ARM状态下运行。,8 程序状态寄存器,控制位,模式位包括M4、M3、M2、M1和M0，这些位决定处理器的操作模式。注意：不是所有模式位的组合都定义了有效的处理器模式，如果使用了错误的设置，将引起一个无法恢复的错误。,CPSR模式位设置表,8 程序状态寄存器,保留位,CPSR中的保留位被保留将来使用。为了提高程序的可移植性，当改变CPSR标志和控制位时，请不要改变这些保留位。另外，请确保您程序的运行不受保留位的值影响，因为将来的处理器可能会将这些位设置为1或者0。,