ARMS3C2410X系统结构.ppt
《ARMS3C2410X系统结构.ppt》由会员分享,可在线阅读,更多相关《ARMS3C2410X系统结构.ppt(415页珍藏版)》请在三一办公上搜索。
1、嵌入式系统讲义第4章 S3C2410X系统结构,第4章 S3C2410X系统结构,4.1 S3C2410X概述4.2 存储器配置4.3 DMA4.4 ADC和触摸屏接口4.5 中断控制器4.6 I/O端口4.7 PWM,4.8 UART接口4.9 SPI接口4.10 IIC接口4.11 RTC4.12时钟和电源管理4.13看门狗4.14 其它接口,主要内容,4.14 其它接口1、USB接口2、LCD控制器3、SD接口4、IIS接口,4.1 S3C2410X概述,主要内容主要特性系统结构引脚信号,4.1 S3C2410X概述,S3C2410X是韩国三星公司推出的16/32位RISC微控制器,其C
2、PU采用的是ARM920T内核,加上丰富的片内外设,为手持设备和其它应用,提供了低价格、低功耗、高性能微控制器的解决方案。一、主要特性具有16KB指令Cache、16KB数据Cache和存储器管理单元MMU。外部存储器控制器,可扩展8组,每组128MB,总容量达1GB;支持从Nand flash存储器启动。,55个中断源,可以设定1个为快速中断,有24个外部中断,并且触发方式可以设定。4通道的DMA,并且有外部请求引脚。3个通道的UART,带有16字节的TX/RX FIFO,支持IrDA1.0功能。具有2通道的SPI、1个通道的IIC串行总线接口和1个通道的IIS音频总线接口。有2个USB主机
3、总线的端口,1个USB设备总线的端口。有4个具有PWM功能的16位定时器和1个16位内部定时器。8通道的10位A/D转换器,最高速率可达500kB/s;提供有触摸屏接口。具有117个通用I/O口和24通道的外部中断源。,兼容MMC的SD卡接口。具有电源管理功能,可以使系统以普通方式、慢速方式、空闲方式和掉电方式工作。看门狗定时器。具有日历功能的RTC。有LCD控制器,支持4K色的STN和256K色的TFT,配置有DMA通道。具有PLL功能的时钟发生器,时钟频率高达203MHz。双电源系统:1.8/2.0V内核供电,3.3V存储器和I/O供电。,二、系统结构主要由两大部分构成:ARM920T内核
4、片内外设。,1、ARM920T内核由三部分:ARM9内核ARM9TDMI、32KB的Cache、MMU。,2、片内外设分为高速外设和低速外设,分别用AHB总线和APB总线。,三、引脚信号S3C微控制器是272-FBGA封装。其信号可以分成addr0-addr26、Data0-data31、GPA0-GPA22GPB10、GPC15、GPD15、GPE15、GPF7、GPG15、GPH10、EINT23、nGCS0nGCS7、AIN7、IIC、SPI、OM0-OM3等,大部分都是复用的,4.2 S3C2410X的存储器,主要内容存储器配置存储器概述控制寄存器Flash及控制器Flash控制器概述
5、控制器主要特性控制器的寄存器控制器的工作原理,4.2 存储器配置,4.2.1 S3C2410X的存储器配置一、概 述S3C2410X的存储器管理器提供访问外部存储器的所有控制信号:27位地址信号、32位数据信号、8个片选信号、以及读/写控制信号等。S3C2410X的存储空间分成8组,最大容量是1GB,bank0-bank5为固定128MB,bank6和bank7的容量可编程改变,可以是2、4、8、16、32、64、128MB,并且bank7的开始地址与bank6的结束地址相连接,但是二者的容量必须相等。bank0可以作为引导ROM,其数据线宽只能是16位和32位,复位时由OM0、OM1引脚确定
6、;其它存储器的数据线宽可以是8位、16位和32位。S3C2410X的存储器格式,可以编程设置为大端格式,也可以设置为小端格式。,二、存储器的控制寄存器内存控制器为访问外部存储空间提供存储器控制信号,S3C2410X存储器控制器共有13个寄存器。,1、总线宽度和等待控制寄存器BWSCON用于设定各存储块的数据宽度以及是否使能nwait,STn:控制存储器组n的UB/LB引脚输出信号。1:使UB/LB与nBE3:0相连;0:使UB/LB与nWBE3:0相连WSn:使用/禁用存储器组n的WAIT状态1:使能WAIT;0:禁止WAITDWn:控制存储器组n的数据线宽00:8位;01:16位;10:32
7、位;11:保留,Tacs:设置nGCSn有效前地址的建立时间00:0个;01:1个;10:2个;11:4个时钟周期Tcos:设置nOE有效前片选信号的建立时间00:0个;01:1个;10:2个;11:4个时钟周期Tacc:访问周期000:1个;001:2个;010:3个;011:4个时钟100:6个:101:8个;110:10个;111:14个,2、BANKn-存储器组控制寄存器(n=0-5),Tcoh:nOE无效后片选信号的保持时间00:0个;01:1个;10:2个;11:4个时钟Tcah:nGCSn无效后地址信号的保持时间00:0个;01:1个;10:2个;11:4个时钟Tacp:页模式的
8、访问周期00:2个;01:3个;10:4个;11:6个时钟PMC:页模式的配置,每次读写的数据数00:1个;01:4个;10:8个;11:16个注:00为通常模式。注:紫色为实验箱上的配置,其值为0 x0700,MT:设置存储器类型00:ROM或者SRAM,3:0为Tacp和PMC;11:SDRAM,3:0为Trcd和SCAN;01、10:保留Trcd:由行地址信号切换到列地址信号的延时时钟数00:2个时钟;01:3个时钟;10:4个时钟 SCAN:列地址位数00:8位;01:9位;10:10位,3、BANK6/7-存储器组6/7控制寄存器,REFEN:刷新控制。1:使能刷新;0:禁止刷新TR
9、EFMD:刷新方式。1:自刷新0:自动刷新Trp:设置SDRAM行刷新时间(时钟数)00:2个时钟;01:3个;10:3个;11:4个时钟Tsrc:设置SDRAM行操作时间(时钟数)00:4个时钟;01:5个;10:6个;11:7个时钟注:SDRAM的行周期=Trp+Tsrc。Refresh_count:刷新计数值,4、REFRESH-刷新控制寄存器,Refresh_count:刷新计数器值计算公式:刷新周期=(211-Refresh_count+1)/HCLK例子:设刷新周期=15.6s,HCLK=60MHz则刷新计数器值=211+1-6015.6=1113,高24位未用。BURST_EN:
10、ARM突发操作控制0:禁止突发操作;1:可突发操作SCKE_EN:SCKE使能控制SDRAM省电模式0:关闭省电模式;1:使能省电模式SCLK_EN:SCLK省电控制,使其只在SDRAM访问周期内使能SCLK0:SCLK一直有效;1:SCLK只在访问期间有效BK76MAP:控制BANK6/7的大小及映射,5、BANKSIZE-BANK6/7组大小控制寄存器,BK76MAP:控制BANK6/7的大小及映射100:2MB;101:4MB;110:8MB 111:16MB;000:32MB;001:64MB010:128MB,WBL:突发写的长度。0:固定长度;1:保留TM:测试模式。00:模式寄存
11、器集;其它保留CL:列地址反应时间000:1个时钟;010:2个时钟;011:3个时钟;其它保留BT:猝发类型0:连续;1:保留BL:猝发时间000:1个时钟;其它保留,6、MRSRB6/7-BANK6/7模式设置寄存器,4.2.2 Nand Flash及其控制器,主要内容1、Nand Flash控制器概述2、控制器主要特性3、控制器的寄存器4、控制器的工作原理,4.2.2 Nand Flash及其控制器,Nor flash存储器:读速度高,而擦、写速度低,容量小,价格高。Nand flash存储器:读速度不如Nor flash,而擦、写速度高,容量大,价格低。有取代磁盘的趋势。因此,现在不少
12、用户从Nand flash启动和引导系统,而在SDRAM上执 行主程序代码。一、Nand Flash控制器概述S3C2410X微控制器从Nand flash的引导功能:其内部有一个叫做“起步石(Steppingstone)”的 SRAM缓冲器,系统 启动时,Nand flash存储器的前面4KByte字节将被自动载入到起步石中,然后系统自动执行这些载入的引导代码。引导代 码执行完毕后,自动跳转到SDRAM执行。Nand flash操作的校验功能:使用S3C2410X内部硬件ECC功能可以对Nand flash的数据进行有效性的检测。,二、Nand Flash控制器主要特性 Nand Flash
13、模式:支持读/擦/编程Nand flash存储器。自动导入模式:复位后,引导代码被送入Steppingstone,传送后,引导代码在 Steppingstone中执行。具有硬件ECC(纠错码)功能:硬件产生纠错代码。内部4KB的SRAM缓冲器Steppingstone,在Nand flash引导后可以作为其他用途使用。,Nand Flash控制器功能框图,主要由6部分组成引脚信号:,三、Nand Flash 控制器的寄存器,NFEN:NF控制器使能控制0:禁止使用;1:允许使用IECC:初始化ECC编码/解码器控制位0:不初始化ECC;1:初始化ECCNFCE:NF片选信号nFCE控制位持续时
14、间设置0:nFCE为低有效;1:nFCE为高有效TACLE:CLE/ALE持续时间设置值(0-7)持续时间 HCLK*(TACLS+1)CLE/ALE:命令/地址锁存允许,1、NFCONF-Flash配置寄存器,TWRPH0:写信号持续时间设置值(07)持续时间 HCLK*(TWRPH01)TWRPH1:写信号无效后CLE/ALE保持时间设置值(07)持续时间 HCLK*(TWRPH11),2、NFCMD-Flash命令寄存器,高24位未用,低8位为读入或者写出的数据,3、NFADDR-Flash地址寄存器,4、NFDATA-Flash数据寄存器,高24位未用,低8位为Flash存储器地址值,
15、RnB:Nand Flash存储器状态位0:存储器忙;1:存储器准备好,5、NFSTAT-Flash状态寄存器,6、NFECC-Flash错误校正码寄存器,四、Nand Flash 控制器的工作原理 1、自动导入启动代码步骤完成复位。如果自动导入模式使能,Nand flash存储器的前面4K字节被自动拷贝到Steppingstone 内部缓冲器中。Steppingstone被映射到nGCS0对应的BANK0存储空间。CPU在Steppingstone的4-KB内部缓冲器中开始执行引导代码。注意:在自动导入模式下,不进行ECC检测。因此,Nand flash的前4KB应确保不能有位错误(一 般N
16、andflash厂家都确保)。,2、Nand FLASH模式配置 通过NFCONF寄存器配置Nand flash;写Nand flash命令到NFCMD寄存器;写Nand flash地址到NFADDR寄存器;在读写数据时,通过NFSTAT寄存器来获得Nand flash的状态信息。应该在读操作前或写入 之后检查R/nB信号(准备好/忙信号)。在读写操作后要查询校验错误代码,对错误进行纠正。,3、系统引导和 Nand FLASH 配置 OM1:0=00b:使能Nand flash控制器自动导入模式;OM3:0为芯片引脚,设置引导模式、存储器bank0的数据宽度、时钟模式等。OM1:0=01b、1
17、0b:bank0数据宽度为16位、32位OM1:0=11b:测试模式Nand flash的存储页面大小应该为512字节。NCON:Nand flash 寻址步骤数选择 0:3步寻址;1:4步寻址,4、Nand Flash操作的校验问题S3C2410A在写/读操作时,每512字节数据自动产生3字节的ECC奇偶代码(24位)。24位 ECC 奇偶代码18位行奇偶 6位列奇偶ECC产生模块执行以下步骤:当MCU写数据到Nand时,ECC产生模块生成ECC代码。当MCU从Nand读数据时,ECC产生模块生成ECC代码同时用户程序将它与先前写入时产 生的ECC代码比较。,4.3 DMA控制器,主要内容1
18、、概述2、工作原理3、寄存器,一、概 述S3C2410X有4 个通道的DMA 控制器,其位于在系统总线和外设总线之间。每个DMA 通道都能没有约束的实现系统总线或者外设总线之间的数据传输,即每个通道都能处理下面四种情况:(1)源器件和目的器件都在系统总线(2)源器件在系统总线,目的器件在外设总线(3)源器件在外设总线,目的器件在系统总线(4)源器件和目的器件都在外设总线DMA的主要优点是:可以不通过CPU的中断来实现数据的传输,DMA的运行可以通过软件或者通过外围设备的中断和请求来初始化。,二、DMA工作原理1、DMA的服务对象每个DMA通道都有4个DMA请求源,通过设置,可以从中挑选一个服务
19、。每个通道的DMA 请求源如表4-1所示。,表4-1 各通道的DMA 请求源,2、DMA的工作过程一般DMA的工作过程如下面所示,(1)外设向DMAC 发出请求(2)DMAC通过HOLD 向CPU 发出总线请求;(3)CPU响应释放三总线,并且发应答HLDA(4)DMAC向外设发DMA应答,(5)DMAC发出地址、控制信号,为外设传送数据;(6)传送完规定的数据后,DMAC撤销HOLD信号,CPU也撤销HLDA信号,并且恢复对三总线的控制。,1,2,4,5,3,2、DMA的工作过程S3C2410X的DMA工作过程可以分为三个状态:状态1:等待状态。DMA 等待一个DMA请求。如果有请求到来,将
20、转到状态2。在这个状态下,DMA ACK和INT REQ为0。状态2:准备状态。DMA ACK变为1,计数器(CURR_TC)装入DCON19:0寄存器。注意:DMA ACK保持为1直至它被清除。状态3:传输状态。DMA控制器从源地址读入数据并将它写到目的地址,每传输一次,CURR_TC数器(在DSTAT中)减1,并且可能做以下操作:重复传输:在全服务模式下,将重复传输,直到计数器CURR_TC变为0;在单服务模式下,仅传输一次。,设置中断请求信号:当CURR_TC变为0时,DMAC发出INT REQ信号,而且DCON29即中断设定位被设为1。清除DMA ACK信号:对单服务模式,或者全服务模
21、式 CURR_TC变为0。注意:在单服务模式下,DMAC的3个状态被执行一遍,然后停止,等待下一个DMA REQ的到来。如果DMA REQ到来,则这些状态被重复操作,直到CURR_TC减为0。说明:DMA传输分为一个单元传输和4个单元突发式传输。,3、外部DMA请求/响应规则DMAC有3种类型的外部DMA请求/响应规则:(1)single service demand,单服务请求(对应于需求模式)(2)single service handshake,单服务握手(握手模式)(3)whole service handshake,全服务握手(全服务模式)每种类型都定义了像DMA请求和DMA响应这些
22、信号怎样与这些规则相联系。demand 与 handshake模式的比较:在一次传输结束时,DMA检查xnxDREQ(DMA请求)信号的状态:在demand模式下:如果DMA请求(xnxDREQ)信号仍然有效,则传输马上再次开始。否则等待。在handshake模式下:如果DMA请求信号无效,DMA在两个时钟周期后将DMA响应(xnxDACK)信号变得无效。否则,DMA等待直到DMA请求信号变得无效。每请求一次传输一次。,4、DMA时序要求基本时序要求:DMA请求信号和响应信号的Setup时间与delay时间在所有的模式下是相同的。如果DMA请求信号的setup时间满足要求,则在两个周期内实现同
23、步,然后DMA响应信号变得有效。在DMA响应信号有效后,DMA向CPU请求总线。如果它得到总线就执行操作。DMA操作完成后,DMA响应信号变得无效。,三、DMA控制器的相关寄存器每个DMA 通道有9 个控制寄存器(4 个通道共计36 个寄存器),6 个用来控制DMA 传输,其它3 个监视DMA 控制器的状态。,1、DISRCn-DMA源基地址寄存器原名:DMA初始源寄存器,第10次到此,LOC-源所在总线选择0:AHB;1:APBINC-源地址变化设置0:源地址增加;1:源地址不变,2、DISRCCn-DMA源控制寄存器,3、DIDSTn-DMA目的基地址寄存器原名:DMA初始目的寄存器,4、
24、DIDSTCn-DMA初始目的控制寄存器,LOC-目的地址所在总线选择0:AHB;1:APBINC-目的地址地址变化设置0:目的地址增加;1:目的地址不变,5、DCONn-DMA控制寄存器,DMD_HS-DMA与外设握手模式选择0:需求模式。为单服务,但只要DREQ信号有效便传输1:握手模式。为单服务,要等待DREQ信号变为无效,DREQ再有效时才传输。SYNC-DREQ 和DACK信号与系统总线时钟同步选择0:DREQ和DACK与PCLK(APB clock)同步。慢速外设 1:DREQ和DACK与HCLK(AHB clock)同步。高速外设 INT-CURR_TC的中断请求控制0:禁止CU
25、RR_TC产生中断请求1:当所有的传输结束时,CURR_TC产生中断请求 TSZ-传输长度类型选择0:执行单数据传输 1:执行四数据长的突发传输,SERVMODE-传输模式选择0:单服务传输模式,每传输一次都要查询DREQ1:全服务传输模式,不查询DREQ,但传输一次也要释 放总线。HWSRCSEL-各DMA通道请求源设置,SWHW_SEL-DMA源选择方式(软件或硬件)设置0:以软件software方式产生DMA请求,需要用DMASKTRIG控制寄存器中的SW_TRIG位设置触发。1:由位26:24提供的DMA源触发DMA操作RELOAD-再装载选择0:自动再装载,当传输次数减为0时自动装载
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- ARMS3C2410X 系统 结构
链接地址:https://www.31ppt.com/p-6501665.html