场效应器件物理1-4频率5CMOS.ppt

《场效应器件物理1-4频率5CMOS.ppt》由会员分享，可在线阅读，更多相关《场效应器件物理1-4频率5CMOS.ppt（51页珍藏版）》请在三一办公上搜索。

1、2023/11/2,1,半导体物理与器件,西安电子科技大学 XIDIDIAN UNIVERSITY 张丽第11章 MOSFET基础11.4 频率限制特性 11.5 CMOS技术11.6小结,2023/11/2,XIDIAN UNIVERSITY,2,2023/11/2,XIDIAN UNIVERSITY,1.4 频率特性 本节内容,模型的基本概念MOSFET的小信号等效电路频率限制因素截止频率的定义、推导和影响因素,2023/11/2,3,1.4 频率特性 模型概述,电路设计中为准确预测电路性能，利用电路仿真软件对电路进行仿真验证。常用的电路仿真软件如HSPICE、PSPICE、SPECTRE

2、仿真：围绕器件建立电路的IV关系，是一数学求解的过程。电路中元器件要用模型和模型参数来替代真正的器件。模型：反映器件特性，可采用数学表达式、等效电路等形式。常用模型：等效电路模型。模型参数：描述等效电路中各元件值所用的参数。等效电路模型建立方法：首先通过器件物理分析确定器件等效电路模型的具体形式，再把元器件看成一个“黑箱”，测量其端点的电学特性，提取出描述该器件特性的模型参数。得到一等效电路模型代替相应器件。,2023/11/2,4,1.4 频率特性 MOSFET物理模型：交流小信号参数,源极串联电阻,栅源交叠电容,漏极串联电阻,栅漏交叠电容,漏-衬底pn结电容,栅源电容,栅漏电容,跨导,寄生

3、参数,本征参数,2023/11/2,5,1.4 频率特性 完整的小信号等效电路,共源n沟MOSFET小信号等效电路（VBS=0）,总的栅源电容,总的栅漏电容,2023/11/2,6,1.4 频率特性 完整的小信号等效电路：VBS影响,共源n沟MOSFET小信号等效电路（VBS0）,2023/11/2,7,1.4 频率特性 模型参数,模型参数：描述等效电路中各元件值所用的参数。与IDS相关的模型参数：W，L，KP(ucox)，LAMBDA与VT相关的模型参数：VT0，GAMMA，PHI与栅相关的三个电容参数：CGD，CGS，CGB,2023/11/2,8,1.4 频率特性 模型和模型参数特点：,

4、部分模型参数的定义和0.5um工艺模型参数的典型值,2023/11/2,9,1.4 频率特性 模型和模型参数特点：,随着沟长的缩短，短沟窄沟效应凸现，IV公式和阈值电压公式都需修正，模型的发展级别特别多，模型也越来越复杂。LEVEL1 最简单，适合长沟道器件，均匀掺杂的预分析 LEVEL2 含详细的器件物理二级模型，但公式复杂，模拟效率低，小尺寸 管符合不好。LEVEL3 经验模型，公式简单。模拟效率高，精度同LEVEL2。小尺寸管精 度不高。BSIM1（Berkly Short-channel IGET ModelLEVEL13，28）经验模型，记入电参数对几何尺寸的依赖性。长沟道管（1um

5、以 上的器件）精度高。,2023/11/2,10,1.4 频率特性 模型和模型参数特点：,BSIM2（LEVEL39）与BSIM1形式基本相同 改进电流公式，L=0.25um以上的器件精度高。在几何尺寸范围大时，必须分成几个几何尺寸范围，对应几套模 型参数，每套参数适用于一个窄范围。BSIM3（LEVEL47、49）基于物理模型，而不是经验公式。在保持物理模型的基础上改进精度和计算效率，适用于不同的尺 寸范围。尽可能减少器件模型参数（BSIM2 60个，BSIM3 33个）注意不同工作区域的连续性，以使电路模拟时收敛性好。*基于MOS器件的准二维分析（记入几何和工艺参数）,电路设计用到的器件模

6、型、模型参数由晶圆制造厂提供，是工艺厂家根据制备的器件提取。生产工艺线不同、晶圆制造厂不同，器件模型则不同,2023/11/2,11,1.4 频率特性 简化的小信号等效电路,只计入rds,2023/11/2,12,1.4 频率特性 高频等效电路,忽略寄生参数rs,rd,rds,和 Cds，高频小信号等效电路,2023/11/2,13,1.4 频率特性 MOSFET频率限制因素,限制因素2：栅电容充放电需要的时间,限制因素1：沟道载流子的沟道输运时间,沟道渡越时间通常不是主要频率限制因素,2023/11/2,14,1.4 频率特性 电流-频率关系,负载电阻,输入电流,输出电流,密勒效应：将跨越输

7、入-输出端的电容等效到输入端，C值会扩大（1K）倍，K为常数,2023/11/2,15,1.4 频率特性 含有密勒电容等效电路,米勒电容：使输入阻抗减小,2023/11/2,16,1.4 频率特性 截止频率推导,2023/11/2,17,1.4 频率特性 提高频率特性途径,提高迁移率（100方向，工艺优质）缩短L减小寄生电容（硅栅基本取代了铝栅）,2023/11/2,XIDIAN UNIVERSITY,18,2023/11/2,XIDIAN UNIVERSITY,1.4 频率特性 需掌握内容,模型的基本概念MOSFET的高低频等效电路思考：饱和区VGS变化，沟道电荷的来源？频率特性的影响因素米

8、勒电容和含CM的等效电路截止频率的定义、推导和影响因素提高截止频率的途径,2023/11/2,XIDIAN UNIVERSITY,19,2023/11/2,XIDIAN UNIVERSITY,1.5 开关特性 本节内容,CMOS概念CMOS如何实现低功耗，全电平摆幅CMOS的开关过程及影响因素MOSFET的版图CMOS闩锁效应MOSFET的噪声特性,2023/11/2,20,1.5 开关特性 开关原理,MOS开关相当于一个反相器。,CMOS反相器,2023/11/2,21,1.5 开关特性 什么是CMOS？,CMOS（Complentary 互补CMOS）n沟MOSFET与p沟MOSFET互补

9、实现低功耗、全电平摆幅数字逻辑电路的首选工艺,2023/11/2,22,1.5 开关特性 CMOS反相器,NMOS传输高电平会有VTN的损失。原因？PMOS传输低电平会有VTP的损失。原因？,CMOS如何实现低功耗，全电平摆幅？,CLT:输出端对地总电容，包括下一级负载电容、引线电容、NMOS和PMOS的漏衬PN结电容。,全电平摆幅：VOH-VOL=VDD-0=VDD静态功耗：充放电完成后电路的功耗，近似为零:静态时一管导通，另一管截止，不存在直流通路。动态功耗：输入高低电平转换过程中的功耗。,2023/11/2,23,1.5开关特性 开关时间,开关时间：输出相对于输入的时间延迟，包括导通时间

10、ton和关断时间toff。来源：载流子沟道输运时间，（本征延迟）输出端对地电容的充放电时间。（负载延迟）提高开关速度途径（降低开关时间）：减小沟长L（L5um,开关速度由负载延迟决定）减小对地总电容：引线电容、NOMS PMOS的DB间PN结电容等寄生电容。增加跨导，提高充放电电流。（跨导和I都正比于增益因子）,2023/11/2,24,1.5 开关特性 CMOS实现,n沟MOSFET,p沟MOSFET,场氧：用作管间隔 离，因存在场 区寄生晶体管,栅氧（用作MOS电容的介质）,通常接电路最低电位,通常接电路最高电位,2023/11/2,25,1.5 开关特性 CMOS的工艺类型,P阱,n阱,

11、双阱,2023/11/2,26,1.5 开关特性 版图,ASIC 设计流程：系统设计逻辑设计电路设计版图设计制造版图：相互套合的图形，用来制备掩膜版，掩膜版用于芯片光刻、扩散等工艺；不同物理层对应不同掩模版同类型的SD区、栅区、金属区、接触孔对应四层掩模板。一个MOS器件版图至少是四层掩模板图形的套合淀积金属前，芯片表面有绝缘物。若使M和S在源漏区形成欧姆接触，需利用接触孔掩模板在源漏区上方刻蚀掉绝缘物，以使M和S直接接触。,2023/11/2,27,1.5 开关特性 MOSFET版图,版图由电路所要求电特性和工艺要求的设计规则共同决定。电特性：ID、gm等参数决定了W/L（设计参数）。工艺要

12、求的设计规则：图形和图形之间的尺寸要求。防止因掩模图形的断裂和碰接而造成电路的开路和短路。,2023/11/2,28,1.5 开关特性 反相器版图,2023/11/2,29,1.5 开关特性 CMOS与非门,与非门:全1得0 见0得1,2023/11/2,30,1.5 开关特性 CMOS或非,或非门:全0得1 见1得0,2023/11/2,31,1.5 开关特性 CMOS闩锁效应,p+源区n阱p型衬底n+源区,Ig：大的电源脉冲干扰或受辐照产生。,闩锁效应（Latch up）：寄生的可控硅结构在外界因素触发导通，在电源和地之间形成大电流的通路现象。,2023/11/2,32,1.5 开关特性

13、CMOS闩锁效应,SOI（Silicon-On-Insulator，绝缘衬底上的硅）：是在顶层硅和背衬底之间引入了一层埋氧化层。通过在绝缘体上形 成半导体薄膜，制作器件。优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS 电路中的寄生闩锁效应。,2023/11/2,XIDIAN UNIVERSITY,33,2023/11/2,XIDIAN UNIVERSITY,1.5 开关特性 需掌握内容,CMOS如何实现低功耗，全电平摆幅CMOS的开关过程及影响因素思考：单管MOSFET作传输门时输出VT的损失？CMOS闩锁效应过程,2023/11/2,34,1.6补充 温度特性,MOSFET

14、可通过选择合适的（VGSVT），ID温度系数可为0。,u和温度关系：栅压使半导体表面强反型时，u随温度上升呈下降趋势。在55150 温度范围内，uT-1；负温度系数VT与温度关系：VT表达式对T求偏导，主要来源于费米势随温度的变化。N沟：负的；P沟：正的。ID与温度关系：与（VGSVT）相关（VGSVT）较大时，ID随温度变化由 迁移率温度系数决定，为负。（VGSVT）较小时，ID随温度变化由（VT温度系数）决定，为正。,2023/11/2,35,1.6补充 噪声特性,MOSFET的噪声主要来源：沟道热噪声和闪烁噪声。,沟道热噪声：沟道载流子的无规则热运动造成，通过沟道电阻生成热噪声电压，使沟

15、道电势分布发生起伏，致使有效栅压发生波动，从而导致漏电流出现涨落。,闪烁噪声：载流子在沟道内漂移时，会对Si和SiO2界面处界面陷阱充放电，从而使漏电流受影响。噪声电压与频率成反比，也叫1/f噪声。,噪声特性对于小信号放大器等模拟电路设计是至关重要的。,MOS管的所有噪声都会以等效噪声电压反映到输入端，通过器件跨导以漏电流噪声形式进入电路。,2023/11/2,XIDIAN UNIVERSITY,36,2023/11/2,XIDIAN UNIVERSITY,1.6 补充 器件设计,设计内容根据使用要求确定主要参数的设计指标根据设计指标，选择图形结构，确定图形尺寸；根据设计要求，选择材料，确定纵

16、向尺寸；在对主要参数进行初步验算的基础上利用器件设计软件进行仿真，确定器件参数的具体值。进行流片验证，根据测试结果进一步修改验证。,2023/11/2,XIDIAN UNIVERSITY,37,2023/11/2,XIDIAN UNIVERSITY,1.6 补充 器件设计,MOSFET 的主要参数与器件设计的主要依据：先汇总主要参数，分析影响各参数的主要因素，从而找出器件设计依据。直流参数：VT,ID,BVDS,BVGS;（Cox，Na，VFB，Qss，W/L，u，L,tox）交流参数：gms,gd,fT,ROn,各电容。与图形尺寸有关的参数（fTIDgmROn），与材料有关的参数（VT）。不

17、同器件对参数的要求不同（功率器件：耐压、电流；高频器件：fT）应先满足主要参数的要求，然后再根据其他参数进行调整,2023/11/2,XIDIAN UNIVERSITY,38,2023/11/2,XIDIAN UNIVERSITY,1.6 补充 器件设计,图形尺寸设计：（W、L）沟道长度L:上限值可由ft公式求，下限值取决于特征工艺尺寸沟道宽度：沟长确定后，沟宽主要由跨导和电流容量确定。其他图形尺寸：源漏接触孔尺寸和漏电流容量、设计规则（最大电流密度）密切相关。图形结构设计：主要为长条形，若宽长比较大，则采用梳状结构，对功率器件还有网格状结构。,2023/11/2,XIDIAN UNIVERS

18、ITY,39,2023/11/2,XIDIAN UNIVERSITY,1.6 补充 器件设计,纵向尺寸设计：（tox，Xj）（1）栅氧化层厚度（tox）影响器件栅对半导体表面状态的控制灵敏度。特性参数大都与tox相关。满足质量要求的前提下，越薄越好。（2）源漏结深（Xj）：深度、浓度影响源漏串联电阻的大小。长沟器件：Xj大好，RSRD小；短沟器件，要求LXj:很好的保持长沟特性。要求浓度高，形成良好的欧姆接触，减小RSRD。,2023/11/2,XIDIAN UNIVERSITY,40,2023/11/2,XIDIAN UNIVERSITY,1.6 补充 器件设计,材料的选择：（1）衬底材料：

19、掺杂浓度：gm、VT、耐压与NB相关，VT与NB关系最密切。若选用离子注入调整VT技术，NB的浓度可适当减小，可减小寄生电容，增加耐压。衬底晶向：尽量采用（100）晶向 表面态密度小，载流子迁移率较高。（2）栅材料：硅栅优于铝栅（面积、寄生电容），但随着绝缘层高K介质的使用，需要选择某些稀有金属（Ni，Co，Ti等）作栅。栅绝缘层材料：最成熟的SiO2，45nm工艺后采用的高K介质HfO2.,2023/11/2,41,11.7 小结,MOSFET的几个简单公式：,萨氏方程：MOSFT电流电压特性的经典描述。,2023/11/2,42,11.7 小结 1,MOSFET是一种表面性器件，工作电流延

20、表面横向流动，所以器件特性强烈依赖于沟道表面尺寸W、L。L越小，截止频率和跨导越大，集成度越高。FET仅多子参与导电，无少子存贮、扩散、复合效应（双极里讲过），开关速度高，适于高频高速工作 MOSFET的栅源间有绝缘介质，所以为电容性高输入阻抗，可用来存储信息。（存储电路，mosfet）Sb,db处于反偏（至少0偏），同一衬底上的多MOSFET可实现自隔离效果。硅栅基本取代了铝栅，可实现自对准，减小器件尺寸，提高集成度。,2023/11/2,43,11.7 小结 2,MOSFET可以分为n沟道、p沟道，增强型、耗尽型。对于不同类型的MOSFET，栅源电压、漏源电压、阈值电压的极性不同。特性曲线

21、和特性函数是描述MOSFET电流-电压特性的主要方式。跨导和截止频率是表征MOSFET性质的两个最重要的参数。根据MOSFET的转移特性（ID-VGS），可分为导通区和截止区；根据MOSFET的输出特性（ID-VDS），可分为线性区、非饱和区和饱和区。影响MOSFET频率特性的因素有栅电容充放电时间和载流子沟道渡越时间，通常前者是决定MOSFET截止频率的主要限制因素。CMOS技术使n沟MOSFET和p沟MOSFET的优势互补，但可能存在闩锁等不良效应。,2023/11/2,44,11.7 小结 2,MOS电容是MOSFET的核心。随表面势的不同，半导体表面可以处于堆积、平带、耗尽、本征、弱反

22、型、强反型等状态。MOSFET导通时工作在强反型状态栅压、功函数差、氧化层电荷都会引起半导体表面能带的弯曲或表面势。表面处于平带时的栅压为平带电压，使表面处于强反型的栅压为阈值电压。阈值电压与平带电压、半导体掺杂浓度、氧化层电荷、氧化层厚度等有关。C-V曲线常用于表征MOS电容的性质，氧化层电荷使C-V曲线平移，界面陷阱使C-V曲线变缓MOSFET根据栅压的变化可以处于导通（强反型）或者截止状态，故可用作开关；加在栅源上的信号电压的微小变化可以引起漏源电流的较大变化，故可用作放大。,2023/11/2,45,课前提问题（1）,11.1 MOS电容场效应管通常有哪三个电极？作为放大管使用时，输入

23、信号（或者控制信号）通常加在哪个极？输出信号（或者被控制信号）通常加在哪个极？在集成电路所采用的MOS结构中，M、O、S通常采用何种材料？什么叫半导体的表面势？有哪些原因可能引起半导体的表面势？改变MOS电容二端的电压时，半导体表面可能会处于哪几种状态？请说明平带电压和阈值电压的区别。,2023/11/2,46,11.2 C-V曲线什么因素会使C-V曲线平移？什么因素会使C-V曲线的变化变缓？11.3 MOSFET原理在结构上MOSFET与MOS电容有何不同？为什么MOSFET可以起到开关或放大的作用？在MOSFET中，存在有哪几种类型的电荷？n沟道MOSFET处于饱和区时，VGS和VDS应满足何种条件？11.4 频率特性11.5 CMOS技术,课前提问题（2）,2023/11/2,47,重要术语解释,2023/11/2,48,重要术语解释,2023/11/2,49,知识点,2023/11/2,50,复习题,2023/11/2,51,END,