嵌入式系统及其应用第五讲ARM9硬件平台设计.ppt
《嵌入式系统及其应用第五讲ARM9硬件平台设计.ppt》由会员分享,可在线阅读,更多相关《嵌入式系统及其应用第五讲ARM9硬件平台设计.ppt(79页珍藏版)》请在三一办公上搜索。
1、第五讲 ARM9硬件平台设计,南京邮电大学 电气信息工程系,2,1,3,2,4,5,印制板的设计,最小系统的设计,S3C2410X概述,外设及系统总线,6,硬件系统的调试,OUTLINE,硬件系统组成,3,1,3,2,4,5,印制板的设计,最小系统的设计,S3C2410X概述,外设及系统总线,6,硬件系统的调试,硬件系统组成,4,嵌入式系统的软硬件框架,串口、并口、USB、以太网等,LED、LCD、触摸屏、鼠标、键盘等,Linux、uCLinux、uC/OS-II、WINDOWS CE等,硬件系统组成,5,JXARM9-2410教学系统的硬件组成,以创维特公司生产的JXARM9-2410教学系
2、统为原型,6,S3C2410X内部结构图,S3C2410X概述,7,1,3,2,4,5,印制板的设计,最小系统的设计,S3C2410X概述,外设及系统总线,6,硬件系统的调试,硬件系统组成,8,S3C2410X片上资源,S3C2410X概述,ARM920T核、工作频率203MHz;,16KB 数据Cache,16KB 指令Cache,MMU,外部存储器控制器;,LCD控制器(支持黑白、灰度、Color STN、TFT屏),触摸屏接口;,NAND FLASH控制器,SD/MMC接口支持,4个DMA通道;,3通道UART、1个多主I2C总线控制器、1个IIS总线控制器;,4通道PWM定时器及一个内
3、部定时器;,117个通用I/O口;24个外部中断源;,8通道10位ADC;,实时时钟及看门狗定时器等。,两个USB主/一个USB从;,9,S3C2410X特性,S3C2410X概述,内核:1.8V I/O及存储器:3.3V,电源管理模式:Normal、Slow、Idle、Power off Normal Mode:该模式下如果所有外围设备都打开时电流消耗最大,允许用户通过软件关闭外围设备达到省电目的Slow Mode:不采用PLL的模式,能量消耗仅取决于外时钟的频率。由外部提供的时钟源作FCLKIdle Mode:关掉了给cpu的FCLK时钟,但外围设备时钟仍存在,任何到CPU的中断请求可以将
4、cpu唤醒Power_off Mode:这种模式关掉了内部供电,仅有给wake_up部分的供电还存在。可以通过外部中断或实时时钟中断可以唤醒,272-FBGA,10,S3C2410X的引脚分布图,S3C2410X概述,11,S3C2410X的存储器映射,S3C2410X概述,12,总线控制信号,S3C2410X的引脚信号描述,13,SDRAM/SRAM,S3C2410X的引脚信号描述,14,NAND Flash,S3C2410X的引脚信号描述,15,LCD控制信号,S3C2410X的引脚信号描述,16,中断控制信号,S3C2410X的引脚信号描述,17,DMA控制信号,S3C2410X的引脚信
5、号描述,18,UART控制信号,S3C2410X的引脚信号描述,19,ADC,S3C2410X的引脚信号描述,20,IIC-BUS控制信号,S3C2410X的引脚信号描述,21,IIS-BUS控制信号,S3C2410X的引脚信号描述,22,触摸屏接口控制信号,S3C2410X的引脚信号描述,23,USB主接口信号,S3C2410X的引脚信号描述,24,USB从接口信号,S3C2410X的引脚信号描述,25,SPI接口信号,S3C2410X的引脚信号描述,26,GPIO,S3C2410X的引脚信号描述,27,TIMER/PWM控制信号,S3C2410X的引脚信号描述,28,复位和时钟信号,S3C
6、2410X的引脚信号描述,29,JTAG测试逻辑,S3C2410X的引脚信号描述,30,电源,S3C2410X的引脚信号描述,31,芯片及引脚分析,S3C2410X的引脚信号描述,具有大量的电源和接地引脚,应注意电源电压及分配,S3C2410X的引脚主要分为如下几类,即:数字输入(I)、数字输出(O)、数字输入/输出(I/O)、模拟输入/输出,输出类型的引脚主要用于S3C2410X对外设的控制或通信,由S3C2410X主动发出,这些引脚的连接不会对S3C2410X自身的运行有太大的影响,输入类型的引脚有些直接决定S3C2410X是否可正常运行,设计时应特别注意,输入/输出类型的引脚主要是S3C
7、2410X与外设的双向数据传输通道,32,1,3,2,4,5,印制板的设计,最小系统的设计,S3C2410X概述,外设及系统总线,6,硬件系统的调试,硬件系统组成,33,最小系统,1、一个嵌入式处理器是不能独立工作的,必须给它供电、加上时钟信号、提供复位信号,如果芯片没有片内程序存储器,则还要加上存储器系统,然后嵌入式处理器才可能工作2、这些提供嵌入式处理器运行所必须的条件的电路与嵌入式处理器共同构成了这个嵌入式处理器的最小系统3、大多数基于ARM9处理器核的微控制器都有调试接口,这部分在芯片实际工作时不是必需的,但因为这部分在开发时很重要,所以把这部分也归入到最小系统中,最小系统的设计,34
8、,最小系统框图,最小系统的设计,35,电源电路-概述,最小系统的设计,为整个系统提供能量,是整个系统工作的基础 电源系统处理的好坏,将直接影响到整个系统的稳定性、可靠性等,36,电源电路-考虑的因素,最小系统的设计,1.输入的电压范围、电流;2.输出的电压、最大电流、最大功率;3.输出纹波大小;4.安全因素;5.电池兼容和电磁干扰;6.体积要求;7.成本要求。,37,电源电路-需求分析,最小系统的设计,1、一般是多电源系统,I/O一般为3.3V供电,内核为2.5V(S3C44B0)、1.8V(S3C2410)或1.25V(PXA255)供电,有可能还包含5V或12V等电源;2、一般将数字电源和
9、模拟电源分别供电;3、要求电源纹波比较小;,38,电源电路-芯片选型,最小系统的设计,1、有很多厂家均生产LDO DC-DC转换芯片,如Maxim、Linear、Sipex、TI、Microchip等;2、转换到5V的芯片有UA7805、TL750L05、LTC3425、REG1117-5等;3、转换到3.3V的芯片有LT1083(7.5A)、LT1084(5A)、LT1085(3A)、LT1086(1.5A),REG1117-3.3等;,39,电源电路-参考电路,最小系统的设计,S3C2410X供电电路,40,电源电路-参考电路,最小系统的设计,微处理器核供电电路,41,时钟电路,最小系统的
10、设计,时钟电路用于向CPU及其它电路提供工作时钟,在该系统中,S3C2410X使用无源晶振,晶振的接法如下图所示,主时钟电路,RTC时钟电路,主时钟及USB时钟滤波,42,时钟电路,最小系统的设计,1、根据S3C2410X的最高工作频率以及PLL电路的工作方式,选择12MHz的无源晶振。12MHz的晶振频率经过S3C2410X片内的PLL电路倍频后,可达到202.8MHz的频率。,2、片内的PLL电路兼有频率放大和信号提纯的功能,因此,系统可以以较低的外部时钟信号获得较高的工作频率,以降低因高速开关时钟所造成的高频噪声。,43,复位电路,最小系统的设计,由RC电路及施密特触发器组成:,44,J
11、TAG调试接口电路,最小系统的设计,1、JTAG(Joint Test Action Group,联合测试行动小组)是一种国际标准 测试协议,主要用于芯片内部测试及对系统进行仿真、调试。,2、目前大多数比较复杂的器件都支持JTAG协议,如ARM、DSP、FPGA器件等。3、标准的JTAG接口是4线:TMS、TCK、TDI、TDO,分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。4、JTAG测试允许多个器件通过JTAG接口串联在一起,形成一个JTAG链,能 实现对各个器件分别测试。JTAG接口还常用于实现ISP(In-System Programmable在系统编程)功能,如对FLAS
12、H器件进行编程等。5、通过JTAG接口,可对芯片内部的所有部件进行访问,因而是开发调试 嵌入式系统的一种简洁高效的手段。目前JTAG接口的连接有两种标准,即14针接口和20针接口。,45,JTAG调试接口电路-14针接口及定义,最小系统的设计,46,JTAG调试接口电路-20针接口及定义,最小系统的设计,47,最小系统的设计,JTAG调试接口示意图,48,JTAG接口电路设计接口电路,最小系统的设计,必须接上拉,20针JTAG接口,49,SDRAM接口电路设计SDRAM简介,与Flash存储器相比较,SDRAM不具有掉电保持数据的特性,但其存取速度大大高于Flash存储器,且具有读/写的属性,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 嵌入式 系统 及其 应用 第五 ARM9 硬件 平台 设计
链接地址:https://www.31ppt.com/p-6437477.html