集成电路学习题纲.ppt

《集成电路学习题纲.ppt》由会员分享，可在线阅读，更多相关《集成电路学习题纲.ppt（111页珍藏版）》请在三一办公上搜索。

1、集成电路设计导论,第一部分 理论课第一章 绪言 11 集成电路的发展 12 集成电路分类 13 集成电路设计第二章 MOS晶体管 21 MOS晶体管结构 22 MOS晶体管工作原理 23 MOS晶体管的电流电压关系 24 MOS晶体管主要特性参数 25 MOS晶体管的SPICE模型第三章 MOS管反相器 31 引言 32 NMOS管反相器 33 CMOS反相器 34 动态反相器 35 延迟 36 功耗,第四章 半导体集成电路基本加工工艺与设计规则 4.1 引言 4.2 集成电路基本加工工艺 4.3 CMOS工艺流程 4.4 设计规则 4.5 CMOS反相器的闩锁效应 4.6 版图设计第五章 M

2、OS管数字集成电路基本逻辑单元设计 5.1 NMOS管逻辑电路 5.2 静态CMOS逻辑电路 5.3 MOS管改进型逻辑电路 5.4 MOS管传输逻辑电路 5.5 触发器 5.6 移位寄存器 5.7 输入输出（I/O）单元,第六章 MOS管数字集成电路子系统设计 6.1 引言 6.2 加法器 6.3 乘法器 6.4 存储器 6.5 PLA第七章 MOS管模拟集成电路设计基础 7.1 引言 7.2 MOS管模拟集成电路中的基本元器件 7.3 MOS模拟集成电路基本单元 7.4 MOS管模拟集成电路版图设计第八章 集成电路的测试与可测性设计 8.1 引言 8.2 模拟集成电路测试 8.3 数字集成

3、电路测试 8.4 数字集成电路的可测性测试,第二部分 实验课 1、数字集成电路（1）不同负载反相器的仿真比较；（2）静态CMOS逻辑门电路仿真分析；（3）设计CMOS反相器版图；（4）设计D触发器及其版图；（5）设计模16的计数器及其版图（可选）。2、模拟集成电路 设计一个MOS放大电路（可选）。,教学进度表,参考文献1 王志功，景为平，孙玲.集成电路设计技术与工具.南京：东南大学出版社，2007年7月（国家级规划教材）.2（美）R.Jacob Baker,Harry W.Li,David E.Boyce.CMOS Circuit Design,Layout and Simulation.北京

4、：机械工业出版社，2006.3 陈中建主译.CMOS电路设计、布局与仿真.北京：机械工 业出版社，2006.4（美）Wayne Wolf.Modern VLSI Design System on Silicon.北京：科学出版社，2002.5 朱正涌.半导体集成电路.北京：清华大学出版社，2001.6 王志功，沈永朝.集成电路设计基础电子工业出版 社，2004年5月（21世纪高等学校电子信息类教材）.,一、集成电路分类,第一部分 集成电路设计基础知识,二、描述集成电路工艺技术水平的五个技术指标,1、集成度（Integration Level）2、特征尺寸(Feature Size)/（Crit

5、ical Dimension）3、晶片直径(Wafer Diameter)4、芯片面积(Chip Area)5、封装(Package),三、集成电路设计与制造主要流程框架,四、集成电路设计方法1、全定制设计方法2、半定制设计方法（1）门阵列设计法（2）标准单元设计法（3）可编程逻辑器件设计法,五、IC设计过程：,功能要求,综合、优化-网表,行为设计（VHDL）,布局布线-版图,Sign off,行为仿真,时序仿真,后仿真,第二部分 MOS晶体管的电学特性,一、MOS晶体管的结构与基本工作原理 根据导电沟道的不同，MOS晶体管可分为P沟道MOS晶体管（简称为PMOS管）和N沟道MOS晶体管（简称

6、为NMOS管），而根据在没有外加电压条件下导电沟道形成与否又可分为耗尽型MOS管和增强型MOS管。增强型NMOS管是在适度掺杂的P型衬底上制作两个掺杂浓度较高的N型区，分别作为漏区和源区，在漏区和源区之间的区域上面制作一层绝缘层（一般是二氧化硅物质），绝缘层上面沉积一层多晶硅作为栅区。我们把源区和漏区两个掺杂区之间的距离称为沟道长度L，而垂直于沟道长度的有效源漏区尺寸称为沟道宽度W。,NMOS晶体管的结构,（a）增强型（b）耗尽型（c）增强型MOS管在电路中的符号,NMOSFET工作原理,如果vGsVT，当vDSvGS-VT时，NMOS晶体管工作于饱和区（线性放大区）状态，当vDSvGS-VT

7、时，其处于非饱和区（可变电阻区）工作状态。,如果VGSVTN的NMOS晶体管处于截止区工作状态。PMOS晶体管与NMOS晶体管的刚好相反。,二、MOS管反相器结构形式 MOS管反相器分为静态反相器和动态反相器两种结构形式。,所谓CMOS(Complementary MOS)，是在集成电路设计中，同时采用两种MOS器件：NMOS和PMOS，并通常配对出现的一种电路结构。CMOS电路及其技术已成为当今集成电路，尤其是大规模电路、超大规模集成电路的主流技术。CMOS结构的主要优点是电路的静态功耗非常小，电路结构简单规则，使得它可以用于大规模集成电路、超大规模集成电路。,三、CMOS反相器,为了能在同

8、一硅材料上制作两种不同类型的MOS器件，必须构造两种不同类型的衬底，下图所示结构是在N型硅衬底上，专门制作一块P型区域(p阱)作为NMOS的衬底的方法。为防止源/漏区与衬底出现正偏置，通常P型衬底应接电路中最低的电位，N型衬底应接电路中最高的电位。为保证电位接触的良好，在接触点采用重掺杂结构。,CMOS倒相器,Vi=“0”时，VGSn=0，VGSp=-VDD PMOS管导通，NMOS管截止VO=“1”=VDD Vi=“1”时，VGSn=Vi，VGSp=0 NMOS管导通，PMOS管截止 VO=“0”=0V,CMOS反相器工作原理,CMOS反相器传输特性,CMOS反相器的耗功P由两部分组成，（1

9、）静态功耗，即反向漏电造成的功耗PD；（2）动态功耗，即反相器电平发生跳变时产生的功耗。,第四部分 半导体器件基本加工工艺,任何集成电路的制造都离不开衬底材料单晶硅。,三、集成电路生产前部工序的主要工艺,1、图形转换：（光刻与刻蚀工艺）2、掺杂：（扩散与离子注入）3、制膜：制作各种材料的薄膜（如二氧化硅层）。,二、掩腌版制作,一、半导体晶体材料的制备,四、后部封装（在另外厂房）（1）背面减薄（2）划片、掰片（3）粘片（4）压焊：金丝球焊（5）切筋（6）整形（7）封装（8）沾锡：保证管脚的电学接触（9）老化（10）成测（11）打字、包装,五、CMOS工艺流程,CMOS INVERTER,N-WE

10、LL,第四部分 集成电路仿真（SPICE）,一、仿真分析类型,DC AnalysisAC Small-Signal AnalysisTransient AnalysisPole-Zero AnalysisSmall-Signal Distortion AnalysisSensitivity AnalysisNoise Analysis,二、SPICE文件构成1、标题（Tittle）2、电路描述3、分析和输出控制4、电路中的器件模型5、结束语句,三、SPICE文件举例,*CMOS INVERTER TRANSFER CHARACTERISTICVDD 1 0 5VVIN 2 0 DCM1 3 2

11、 1 1 M1M2 3 2 0 0 M2.MODEL M1 PMOS.MODEL M2 NMOS.DC VIN 0 4 0.5.PLOT DC V(3).END,第五部分 MOS集成电路版图设计,一、MOS IC设计工作包括电路设计、工艺设计和版图设计三个方面。电路设计是根据电路的指标和工作条件，如最高工作频率、电源电压，功耗等，决定组成电路各器件的参数，包括电参数和几何参数，如VT、W/L。在电路设计中还要确定电路的类型，例如NMOS或CMOS电路。版图设计的任务是按照电路设计和确定的工艺流程，把电路的MOS管、电容等元件及互连线布置在硅片上，画出相互套合的版图来，供制造各次光刻掩模版用。版

12、图设计分自动设计和手动设计两种。,二、CMOS工艺设计中阱工艺的选择,（a）P阱,（b）N阱,（c）双阱,三、设计规则和版图,1、设计规则的表示方法（1）以为单位也叫做“规整格式”（2）以微米为单位也叫做“自由格式”,2、设计规则的内容与作用 设计规则是集成电路设计与制造的桥梁。如何向电路设计及版图设计工程师精确说明工艺线的加工能力，就是设计规则描述的内容。这些规定是以掩膜版各层几何图形的宽度、间距及重叠量等最小容许值的形式出现的。设计规则本身并不代表光刻、化学腐蚀、对准容差的极限尺寸，它所代表的是容差的要求。,第六部分 MOS管数字集成电路设计基础,一、NMOS管逻辑电路设计1、结构特点,N

13、MOS逻辑门电路是全部由沟道MOSFET构成。由于这种器件具有较小的几何尺寸，适合于制造大规模集成电路。此外，由于NMOS集成电路的结构简单，易于使用CAD技术进行设计。与CMOS电路类似，NMOS电路中同样不使用难于制造的电阻。NMOS逻辑电路的基本结构特点在于，工作管常用增强型器件，而负载管可以是增强型也可以是耗尽型。,利用NMOS工作管器件串联实现“与”，并联实现“或”的结构特点，可以实现复杂功能的逻辑电路。如后图（a）所示，NMOS工作管M1和M2串联，M3和M4串联，然后它们再并联，实现与或非的逻辑功能，而在后图（b），NMOS工作管M1和M2并联，M3和M4并联，然后它们再串联，实

14、现或与非的逻辑功能。,2、设计举例,（a）,（b）,二、静态CMOS逻辑电路设计1、静态CMOS逻辑电路结构特点 根据前面分析可知，CMOS逻辑电路结构具有一定的规则，如后图所示，（1）利用反相器电路结构的形式；（2）安排NMOS下拉管串联实现“与”，而NMOS下 拉管并联实现“或”；（3）设计相应的互补PMOS上拉管。,2、例子例、设计静态CMOS逻辑电路，其功能为,设计步骤如下，（1）设计NMOS下拉管结构，根据串联实现“与”关系，并联实现“或”关系的结构特点，如图1所示，可得到图2所示的NMOS下拉管电路；,图1 NMOS下拉管结构,图2 NMOS下拉管电路,（2）安排互补的PMOS上拉

15、管结构，根据“与”并联关系，“或”串联的结构特点，如图3所示，可得到PMOS上拉管的结构如图4所示。,图3 PMOS上拉管结构,图4 PMOS上拉管电路,MOS管传输门实现的2选1数据选择器,三、MOS管传输逻辑电路,1、MOS管传输门,MOS管传输门实现的4选1数据选择器,2、CMOS传输门,CMOS传输门实现的4选1数据选择器,四、锁存器和触发器,1、锁存器,（1）基于二输入与非门的RS锁存器,基于二输入与非门的RS触发器,基于二输入NMOS与非门的RS触发器,基于二输入CMOS与非门的RS锁存器,（2）基于二输入或非门的RS锁存器,基于二输入或非门的RS触发器,基于二输入NMOS或非门的

16、RS触发器,基于二输入CMOS或非门的RS触发器,2、钟控锁存器,（1）钟控RS锁存器,钟控RS触发器逻辑电路,用与或非门构成钟控RS锁存器电路,（2）钟控D锁存器,两个反相器构成正反馈闭环电路,钟控D锁存器,3、D触发器,下降沿触发的D触发器,在VLSI中的模拟集成电路单元主要用于处理信号链中的连续小信号，即所谓的模拟信号。模拟集成电路的设计较之数字逻辑的设计是比较困难的，要求电路的每一个组成单元必须是精确的。在VLSI技术中所设计和应用的模拟集成电路应与主流技术相融合，应以MOS模拟集成电路为主要的设计对象。,一、MOS模拟集成电路基本单元,第七部分 MOS管模拟集成电路设计基础,1、基本

17、偏置电路 模拟集成电路中的基本偏置包括电流偏置和电压偏置。电流偏置提供了电路中相关支路的静态工作电流，电压偏置则提供了相关节点与地之间的静态工作电压。各偏置的作用是使MOS晶体管及其电路处于正常的工作状态。在通常情况下，大部分的MOS模拟集成电路中的MOS晶体管，不论是工作管，还是负载管都工作在饱和区。,（1）电流偏置电路 在模拟集成电路中，电流偏置电路的基本形式是电流镜。所谓的电流镜是由两个 或多个并联的相关电流 支路组成，各支路的电 流依据一定的器件比例 关系而成比例。1)NMOS基本电流镜 NMOS基本电流镜 由两个NMOS晶体管组 成，如右图所示。,NMOS基本电流镜,2)NMOS威尔

18、逊电流镜 NMOS基本电流镜因为沟道长度调制效应的作用，交流输出电阻变小。从电路理论可知，采用串联电流负反馈也可以提高电路的输出电阻。威尔逊电流镜正是 这样的结构。NMOS威尔逊电流 镜的电路如右图所示。提高输出电阻的基本 原理是在M1的源极接 有M2而形成的串联电 流负反馈。,NMOS威尔逊电流镜,NMOS电流镜所能提供的电流偏置通常情况下是灌电流，即电流是流入漏极的情况。如果需要的是拉电流，则可采用PMOS电流镜。3)PMOS电流镜 PMOS电流镜的结构与工作原理与NMOS结构相同。下图给出了PMOS的基本电流镜(a)、威尔逊电流镜(b)和改进型的威尔逊电流镜(c)。,PMOS电流镜,4)

19、参考支路电流Ir 形成参考支路的电流的基本原理很简单，只要能够形成对电源(NMOS电流镜)或对(PMOS电流镜)的通路即可。(a)简单的电阻负载参考支路,(b)有源负载的参考支路,(c)自给基准电流的结构 如果在电流镜中的参考电流就是一个恒流(如右图所示)那么，整个电路中的相关支路电流就获得了稳定不变的基础。,右图给出了一种自给基准电流的结构形式。M1、M2、M3组成了一个两输出支路的NMOS电流镜，M4、M5和M6组成了两输出支路的PMOS电流镜。M7、M8和R所构成的“启动”电路。,图6-3-15,2、电压偏置电路 前面虽然尚未介绍电压偏置电路，但实际上在上一段已经用到了电压偏置，例如，电

20、流镜中VGS1和有源负载的偏置电压VB。在这一部分将重点介绍各种电压偏置电路的设计。在模拟集成电路中的电压偏置分为两种类型：通用电压偏置电路和基准电压电路。通用电压偏置电路用于对电路中一些精度要求较低的电路节点施以电压控制；基准电压电路则是作为电压参考点对电路的某些节点施以控制。,（1）通用电压源 通用电压源是一些简单的电路，它按电路要求产生直流电压，并控制相关器件的工作状态，一般没有特殊要求。最简单的电压源是分压电路，它的输出既可以是单点的，也可以是多点的。在电子线路中常采用电阻分压电路作为电压偏置的发生电路，在模拟集成电路中则常采用有源电阻作为分压电路的基本单元。图6-3-15给出了全NM

21、OS的分压器电路图(a)和CMOS的分压器电路图(b)。,图(a)，V1=VGS1，V2=VGS1+VGS2；图(b)是一个CMOS的分压器结构，它的分压原理与NMOS并没有什么区别，它的Vo也可以用上式计算。,图6-3-15,上面简单的分压电路有一个共同的缺点，那就是它们的输出电压值随着电源电压的变化将发生变化。究其原因是因为电漏电压的波动直接转变为MOS晶体管的VGS的变化。如果电源电压的波动能够被某个器件“消化”掉，而不对担当电压输出的VGS产生影响就可以使输出电压不受电源电压波动的影响。要使VGS不发生变化，对于栅漏短接的MOS管必须满足两个条件：一是VGS不能被直接作用，二是MOS晶

22、体管的电流不能发生变化。,二、放大电路,放大器是模拟集成电路的基本信号放大单元。在模拟集成电路中的放大电路有多种形式，其基本构成包括放大器件(有时又称为工作管)和负载器件。放大电路的设计主要有两个内容：电路的结构设计和器件的尺寸设计。电路的结构设计是根据功能和性能要求，利用基本的积木单元适当地连接和组合来构造电路，通过器件的设计实现所需的性能参数。这个过程可能要经过多次反复，不断地修正电路结构和器件参数，最后获得符合要求的电路单元。,1、单级倒相放大器 倒相放大器的基本结构通常是漏输出的MOS工作管和负载的串联结构。（1）基本放大电路 下图给出了6种常用的MOS倒相放大器电路结构。其基本工作管

23、上是NMOS晶体管，各放大器之间的不同主要表现在负载的不同上，也正是因为负载的不同，导致了其输出特性上的很大区别。图中的输入信号VIN中包含了直流偏置和交流小信号。,图6-3-20 基本放大器,电阻负载NMOS放大器 电压增益AV为：式中，gm1是 NMOS管M1在 饱和区的跨 导，ro1是M1 的交流输出 电阻。,E/ENMOS放大器电压增益AVE为：式中，ro1是M1的输出电阻，对应的是M1工作在饱和区的交流输出电阻，ro2是M2的输出电阻，对应的是M2工作在饱和区时的源端交流输出电阻，它的电阻要远小于ro1。,分析M2的工作就可以知道，因为M2的栅和漏都是固定电位，M2的源极电位对应放大

24、器的输出端VOUT，当交流输入信号使放大器的输出VOUT上下摆动时，使M2的VGS和VDS同幅度地变化，VGS=VDS，使M2的工作曲线遵循平方律的转移曲线。这里的ro2是从M2源极看进去的等效电阻，其阻值远比ro1小，因此，ro1/ro2ro2。要提高放大器的电压增益，就必须增加工作管和负载管的尺寸的比值。,观察电路中各器件的工作点可以知道，对于负载管M2因为它的源极和衬底没有相连，所以，存在衬底偏置电压，当它的源极电位随信号变化而变化时，M2的VBS也跟着变化，即M2存在衬底偏置效应并且衬偏电压值是变化的。那么，这个衬底偏置效应又是如何作用于器件的呢?首先，在直流状态下，衬底偏置效应使M2

25、的实际阈值电压提高，导致它的工作点发生偏离。在设计中应注意这种偏离，加以修正。更为严重的是，衬底偏置效应导致M1的交流等效电阻发生变化，而使电压增益发生变化。衬底偏置效应使放大器的电压增益不降，这是不希望的。,(3)E/D NMOS放大器 右图中，因为耗尽型NMOS负载管M2的栅源短接，所以，无论输出VOUT如何变化，M2的VGS都保持零值不变。但由于存在衬底偏置效应的作用，沟道的电阻将受它的影响。放大器的交流电阻将主要由衬底偏置效应决定，ED NMOS放大器的电压增益为：,可以看出，以耗尽型NMOS晶体管作为负载的NMOS放大器的电压增益大于以增强型NMOS晶体管做负载的放大器。但两者有一个

26、共同点，那就是：减小衬底偏置效应的作用将有利于电压增益的提高。对ED NMOS放大器，如果衬底偏置效应的作用减小，则B将减小，当B趋于零时，放大器的电压增益将趋于无穷大。这是因为当不考虑衬偏应时，如前所述，M2提供的是恒流源负载，其理想的交流电阻等于无穷大。,(4)PMOS负载放大器 下图所示的增强型PMOS负载放大器以CMOS技术作为技术基础。由于PMOS管是衬底和源极短接，这样的电路结构不存在衬底偏置效应。(e)图电路和(f)图电路的结构差别在于PMOS晶体管是否接有固定偏置，但也正是因为这一点使它们在性能上产生了较大的差别。,（2）基本放大器的改进消除或减小衬偏效应影响 之所以产生衬底偏

27、置效应是因为MOS 器件的源和衬底未连接在一起，使源和衬底间的pn结反偏所至。消除衬底偏置的一个最简单的方法是将MOS器件的源与衬底短接，但这必须获得的支持。如果是全NMOS结构，由于是制作在相同的p-Si衬底之上，所有器件的衬底是连接在一起的，只有源端接地(单电源供电)或最负(正负双电源供电)的NMOS管的源和衬底是相连的，其他的NMOS管都不能够实现源和衬底的短接。,如果是p阱CMOS工艺，可以通过源和衬底短接消除电路中存在衬底偏置的NMOS管。方法是对这些NMOS管的每一个单独制作一个p阱，并将NMOS管的源极和衬底接触区相连。对电路中源极未接正电源的PMOS管，不能够消除衬底偏置。如果

28、是n阱CMOS工艺，则可以采用单独制作n阱的方法消除PMOS管的衬底偏置，对NMOS管则不行。除了工艺措施消除器件的衬底偏置的方法外，还可以采用电路结构的设计改进减小衬底偏置对放大器性能的影响。,在图6-3-20(d)所示的E/D NMOS放大器中，由于耗尽型NMOS管的衬偏效应使放大器的电压增益下降。修改这个电路结构的指导思想是：当负载管的衬底偏置效应使负载管中导电水平下降时，设法提高负载管的VGS值，提高负载管的导电水平。如果能够使下降的电流值与提高的电流值相等，则可以抵消衬底偏置的影响。经修改后的电路结构 如右图所示，用虚线框起 的晶体管组合构成电路的 负载。M3、M4组成的附加 电路用

29、以减小衬偏效应的 影响，其中流过的电流 IX远小于工作的正常电流ID。,这个电路的工作原理是：如果不考虑衬底偏置效应和沟道长度调制效应，则当放大器的输出VOUT上下摆动时，由M3的VDS消耗了VOUT的变化量，只要M3仍工作在饱和区，电流Ix就不会发生变化，M4的VGS4保持不变，M2以恒定的VGS2工作，与VGS2=0的情况相似，所不同的仅仅是基本栅源偏置不同。减小衬偏效应影响的工作原理：当输出电压VOUT向正向摆动时，衬偏效应的作用使得M2的电流减小，但同时衬偏效应也使M4的沟道电阻变大，M4所对应的转移特性曲线向右移动，如果仍能保持Ix不变，则必然使VGS4增加，从而使M2的栅源电压增加

30、，并导致M2的电流增加，部分地消除了衬偏效应的影响。,实际上，同样的因为衬底偏置效应的作用，M3的导电水平也将下降，使Ix减小，为保证减小衬偏效应影响的效果，在设计中应使M3的电阻远小于M4的电阻，其目的是使衬底偏置效应对M3沟道电阻的影响远小于对M4的影响。这个电路的缺点是减小了放大器的动态输出范围。图中，用虚线框起来的器件组合部分，可以作为减小耗尽型负载衬底偏置效应影响的了电路，在电路设计中应用。,CMOS推挽放大器 前面所介绍和讨论的放大器都是以单一的MOS管为工作管的结构，用做有源负载的MOS管的放大能力未被利用。CMOS推挽放大器仍然采用一对MOS晶体管作为基本单元，如右图所示，在输

31、入信号VIN中包括了直流电压偏置VGS和交流小信号vi。,因为两管的沟道不同，所以，当输入信号电压向正向摆动时，NMOS管的电流增加，PMOS管的电流减小，即两管的交流电流方向相反，放大器的输出电流为两管电流数值之和。M1的输出交流电流等于：,2、差分放大器 为了抑制共模信号，模拟集成电路的输入级通常采用差分放大电路。共模抑制比等于差模电压增益和共模电压增益之比。共模抑制比越高，差分放大电路抑制共模信号的能力越强。差模信号vid=vi1-vi2，共模信号vic=（vi1+vi2）/2（1）基本的MOS差分放大器电路结构 MOS差分放大器的电路结构如后图所示。其中，(a)图给出的是以NMOS晶体

32、管作为差分对管的电路结构，(b)给出的是以PMOS晶体管为差分对管的电路结构。电路中的负载可以是各种形式，通常为有源负载。M5被偏置在饱和区，作为另一个负载，它提供恒流ISS。,MOS差分放大器的负载形式 MOS差分放大器的负载与基本放大器的负载形式有相似之处，主要的差别在于差分放大器的负载是成对的结构，与差分对管一样，它们也通常是匹配形式，即两个负载器件是同种器件，具有相同的电学参数和几何参数。差分放大器的负载通常是有源负载，对NMOS差分对管的差分放大器，其负载可以是增强型NMOS有源负载，耗尽型NMOS有源负载，互补型有源负载(PMOS恒流源负载)，以及电流镜负载。,1)增强型NMOS有

33、源负载 2)耗尽型NMOS有源负载 3)PMOS恒流源负载 4)PMOS电流镜负载 前面3种负载形式的差分放大器的共同问题是，如果信号电压单端输出，放大器的电压增益要受到损失。但如果取双端输出，则意味着后级放大器也必须是双端输入的放大器。否则，必须在两级放大器之间插入双端转单端的电路。最后一个给出了以PMOS电流镜为负载的差分放大器的电路形式。由于采用了电流镜，在差分放大器中就完成了双端转单端的功能，其特点是采用单端电压输出而不损失电压增益。,3、源极跟随器 在前面介绍的各种单级放大器都是倒相放大器，其共同的特点是在工作管的漏极输出信号电压。与双极电路中的射极跟随器一样，MOS电路也有同相输出

34、的电路结构，MOS 工作管的源极输出信号跟随输入信号。这样的电路称为源极跟随器，具有输入阻抗高，输出阻抗低，电压增益接近于1(小于1)的特点。源极跟随器电路及其变化形式的电路在MOS模拟集成电路中有广泛地应用。,下图给出了两种EENMOS源极跟随器的电路图。电路的差别在于(a)图是固定栅电压偏置负载结构，M2所构成的是恒流源负载，(b)图是栅漏短接的负载结构，其等效负载电阻值较小。由于电路中的工作管M1的源和衬底间存在电压差，所以，M1存在衬底偏置效应。,4、运算放大器 运算放大器是模拟集成电路中最典型的电路。它通常是由我们在前面介绍的基本积木单元构造而成。典型的运算放大器的组成包括：偏置电路

35、，输入组(通常是差分输入级)，中间增益级和输出级，等等。（1）两级CMOS运放 从基本单元模块的讨论，我们可以知道CMOS结构具有独特的优点，比其他的MOS电路更适合做模拟电路。利用CMOS中的互补晶体管结构，可以方便地直接把双极型模拟集成电路转变为同类的CMOS模拟集成电路。下图显示了一个具有两级放大的CMOS运算放大器电路。,图1,这个运算放大器电路由5个基本电路单元模块组成：偏置电路，差分放大电路，源极跟随器，推挽输出级和频率补偿网络。基本的偏置电路包括了M10、M11和M5、M6。其中，M10、M11，组成了NMOS比例电流镜的参考支路，其输出支路M5为差分放大级提供了恒流源负载，同时

36、，与之相连的M6也为源极跟随器提供了恒流源负载。差分放大级由M1M5组成，其中M5是恒流源负载。以NMOS晶体管M1、M2作为差分输入对管，以PMOS基本电流镜作为差分放大级的有源负载完成双转单。,M7、M6构成NMOS的源极跟随器电路，实现电平位移，并为M8、M9提供静态偏置。VGS7确定了M8、M9的栅极直流电压的差值，M8、M9构成了CMOS推挽榆出级。因为是恒流源负载的源跟随结构，交流信号在M8、M9上近似相等。源极跟随器的直流电平的位移量V由M7的静态电流IDS7和M7的尺寸决定。,在电流一定的情况下，只要改变M7的宽长比即可改变直流电平的位移量，用以保证输出失调为0。M8、M9构成

37、CMOS推挽放大级，它们同时接受来自差分输入级的信号，两者互为负载，但同叫又都是放大管。其工作原理与图6-36介绍的CMOS推挽放大级相同。当输入电压正向变化时，M9的电流增加，M8电流减少，负载电流由M9提供，输出电压向负向变化；反之，当输入电压向反向变化时，M9电流减少，M8电流增加，负载电流(流出放大器)由M8提供，输出电压向正向变化。,M12、M13构成一个常开的CMOS传输对，它当做电阻使用，和电容Cc组成频率补偿网络。它们跨接在输出放大级的输入与输出端之间，利用密勒效应提高它们的等效阻抗满足频率补偿的要求。CMOS传输对中的晶体管的源和漏与传输的信号有关，但M12和M13的同一侧的

38、源漏定义总是相反的，因此，从一侧看进去总是一个是漏电阻，另一个是源电阻也就是说，一个电阻大，一个电阻小。它们的并联电阻取决于小电阻，当M12、M13设计的跨导相同时，等效电阻rAB1/gm，gm是Ml2(M13)的跨导。,（2）CMOS共源-共栅(cascode)运放 下图给出另一个两级CMOS运算放大器的简化电路。所谓简化是指这个电路中的偏置电路被电流源IB和偏置电压VB8、VB9所替代而未画出。,图2,共源-共栅运放的名称来源于第2级放大电路中M6、M8和M7、M9的结构。其中M6、M7是共源结构，M8、M9是共栅结构，所以，M6、M8构成了共源-共栅组态，同样，M7、M9也构成了共源-共

39、栅组态。和双极型电路中的共射-共基组态相似，在MOS放大器中，采用共源-共栅组态的目的通常是为了减小工作管的密勒电容，从而减小放大器的输入电容，以减轻前级放大器的输出负载，同时扩展放大器的带宽。这个运放由偏置电路和两级放大电路组成：基本偏置电路是电流源IB和NMOS晶体管M12、M11所组成的电流镜。输入放大级是以NMOS晶体管M1、M2为差分对管，以两组有源负载所组成的双端输出的差分放大级。,双端输出的差模信号被同时送到了共源-共栅放大级的输入端。这里巧妙地利用了3组电流镜，因此，也可以通过电流镜的电流传输作用解释运算放大器的工作原理。当输入差模信号使M1管电流减少，M2管电流增加时，因为差

40、分放大器的有源负载都位于电流镜的参考支路，因此，M3、M5组成的电流镜电流减少，并因此使M10管电流减少，同时，M4的电流增加。通过电流镜的作用，M7管电流减少，M6管电流增加，负载电流由M6提供，负载电容充电，输出端电位上升。反之，M6电流减少，M7电流增加，负载电流由M7提供，负载电容放电，输出电位下降。由此我们也可知道，M1的栅极是运算放大器的反相输入端，M2的栅极是运算放大器的同相输入端。,（3）带有推挽输出级的运放,图3,以上介绍的是两级放大器的结构，如果需要高的电压增益，则，可以考虑采用三级放大器结构。但是，当放大级的级数超过两级(包括两级)后运放的闭环稳定性的问题是一个较严重的问

41、题。在电路设计中必须采取相应的措施，保证运算放大器闭环工作的稳定性。三、电压比较器 电压比较器是另一个重要的模拟单元，在模拟信号的处理中，有时要比较和判别两个信号的大小，比较器的作用就是将两个模拟信号进行比较，输出一个逻辑值。比较器输出逻辑值的特性是它和一般的模拟集成电路的主要不同之处，后图给出了比较器的符号和电压传输特性。,理想的电压比较器，当输入电压VP大于等于参考电压VN，即VPVN时，电压比较器的输出为高电平；当VPVN时，电压比较器的输出为低电平。如果参考电平VN接的是同相端，情况正好相反。电压比较器结构设计的和运算放大器类似，也是双端差分输入，单端输出的放大器。但是在许多具体要求上

42、，它又和运算放大器有很大的不同。主要表现在：(l)电压比较器的输出电压摆幅和直流电平，都被设计得和逻辑电平相适应，它不需要正负极性对称的输出。,(2)电压比较器的输出是在两种输出电平之间摆动。电压增益仅仅是为了减小能使输出从一种逻辑状态转换到另一种逻辑状态所需的差分输入变化量。(3)因为电压比较器是大信号应用，所以总是工作于开环状态，不需要设计频率补偿网络。在实际设计中还必须特别注意减小电压比较器的失调电压。对于高性能的电压比较器，应具有高的开环增益、低的失调电压高的压摆率。,差分电压比较器 前面介绍的差分放大器，如果将它的工作区域扩展到饱和区，就可以作为差分电压比较器。从对CMOS差分放大器

43、的分析可知，在其他参数相同的情况下恒流源电流Iss越小，其电压增益越大。同时，我们还知道Iss越小，在差模输入时的线性范围越小。因此，通过适当地设计，可以很方便地将普通的差分放大器电路用做为电压比较器。设计的目标是使差模电压达到一定的数值时，其输出的电压对应电压比较器的VOH或VOL。当然，仅仅一级放大器难以有效地提高电压比较器的电压增益，不能满足电压比较器的比较灵敏度和转换时间的要求。为增加增益，常采用两级放大电路构造电压比较器。,两级电压比较器,从电路的结构上看，这个，电压比较器与普通的运放非常相像。参考电流IB和M8构成基本偏置电路。第一级是差分放大级，以NMOS晶体管为差分对管，以PMOS电流镜作为有源负载，并完成双转单，M7作为差分放大器的下负载提供恒流源偏置，由这个电流的设置可以确定差分放大级的电压增益和线性范围。第二级放大器是以PMOS为放大管的共源放大器。通过对M5的设计及偏流的设计可以受变放大器的电压增益。在平衡点，即VP=VN时，要求所有的器件均工作在饱和区。为减小失调电压，差分放大器中的M1，M2，M3和M4相匹配，这里求M1，M2的宽长比应设计的相同，且在版图中位置对称，几何图形相同，高精度要求时还应采用同心布局结构。同样地，M3、M4也应保持宽长比的一致与对称。,