电子学基本知识.ppt

《电子学基本知识.ppt》由会员分享，可在线阅读，更多相关《电子学基本知识.ppt（50页珍藏版）》请在三一办公上搜索。

1、近代信息处理（第三讲）电子学基本知识,刘树彬,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,2,一些电子学基本知识,EDA软件PCB基本概念和制板过程及需要电子器件封装一些简单而重要的高速布线规则,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,3,PCB投板所需,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,4,走线层：包括各走线层的走线和表层的焊盘情况,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,5,分割层,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,6,丝印层,2011-02-28,中国科学技术大学 快电子

2、实验室 刘树彬,7,顶层装配图：包括顶层器件焊盘（无过孔）和丝印,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,8,底层装配图：包括底层器件焊盘（无过孔）和丝印,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,9,钻孔图：包括钻孔位置、钻孔说明和PCB定位孔尺寸标注等,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,10,钻孔图,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,11,阻焊层：包括表层的阻焊层情况,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,12,表面贴装的电路板和钎焊形式,2011-02-28,中国科学

3、技术大学 快电子实验室 刘树彬,13,助焊层,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,14,PCB制板光绘文件,POWERPCB生成光绘文件名用所选类型英文单词字首加上对应层数字组合而成ART01.PHO 为走线第一层 SST0126.PHO为顶层丝印的第1层和第26层ALLEGRO生成光绘用所选类型英文单词简写加上对应层数字组合而成ART01.ART为走线第一层 SILKBOTM.ART为底层丝印PGP02.ART为电源/地层，该层位于PCB的第二层,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,15,PCB制板光绘文件,布线层光绘文件名为artxx.a

4、rt/artxx.pho；分割层光绘文件名为pgpxx.art/pgpxx.pho；丝印层光绘文件名为silktop.art/sst0126.pho、silkbotm.art/ssbxx29.pho；阻焊层光绘文件名为soldtop.art/sm0127.pho、soldbotm.art/smxx28.pho；助焊层光绘文件名为pasttop.art/smd0125.pho、pastbotm.art/smdxx30.pho；装配光绘文件名为adt.art/adt0126.pho、adb.art/adbxx29.pho；钻孔层光绘文件名为drill.art/dd0124.pho；数控钻床文件为n

5、cdrillxx.tap(name-1-xx.drl)/drl00.drl；D码文件名为art_aper.txt/*.rep。（注：其中“xx”为层数，根据实际情况填写）,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,16,生成光绘文件应注意,注意生成光绘文件的正、负片：走线层一般采用正片大面积普通的电源层和地层一般采用负片注意生成光绘文件的film mirror（胶片镜像）和非镜像：对于底层的光绘文件使用胶片镜像对于顶层和中间层的光绘文件不使用胶片镜像,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,17,提交制板申请时应包含：,PCB长度、宽度、厚度PCB的分

6、层数和层叠方式说明对于某些层上某些特殊信号的阻抗要求其他和制板相关的设计要求等全部光绘文件压缩包,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,18,PCB制作的新工艺,盲孔和埋孔（Blind/Buried Vias），过孔不经过部分PCB层，提高布线率要注意BB Vias不是随意两层都可以制作的，有一定的要求埋电阻、埋电容和埋电感：在走线上直接制做串连的电阻、电容和电感，减少电阻等器件的焊盘使用，提高PCB布线率,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,19,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,20,一些电子学基本知识,EDA软

7、件PCB基本概念和制板过程及需要电子器件封装一些简单而重要的高速布线规则,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,21,三个层次的微电子封装,一级封装：用封装外壳将芯片封装成单芯片组件或多芯片组件二级封装：将一级封装和其他元器件一同组装到PCB或其他基板三级封装：将二级封装插装到母板,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,22,微电子封装的层次,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,23,芯片制造过程,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,24,集成电路制造流程,2011-02-28,中国科学技术大学

8、 快电子实验室 刘树彬,25,集成电路芯片设计,芯片设计的目的是产生制作芯片的模板即将原理图上的元器件转变为光刻工艺所需要的模板,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,26,CMOS反相器版图设计,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,27,制造过程（1）,SiO2SiO2热氧化,Si2H2OSiO2 2H2湿氧化,SiH42O2SiO2 2H2O化学气相淀积（CVD）,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,28,正光刻胶与负光刻胶,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,29,光刻工艺图示,涂光刻胶

9、,曝光,显影与后烘,腐蚀,腐蚀,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,30,制造过程（2）,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,31,制造过程（3）,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,32,制造过程（4）,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,33,制造过程（5）,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,34,制造过程（6）,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,35,制造过程（7）,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,3

10、6,制造过程（8）,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,37,制造过程（9）,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,38,CMOS反相器截面,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,39,集成电路纵向剖面结构,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,40,完成互连后的芯片表面状态,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,41,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,42,微电子封装的作用,电源分配接通电源，减少电源损耗信号分配减小信号延迟，减小信号间串扰散热

11、通道散发器件长期工作聚集的热量，考虑冷却方式机械支撑保护器件不受外力和温度变化应力破坏环境保护保护半导体表面状态,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,43,电子器件的封装介绍,各类引脚直插式、J形脚、翼形脚、无引线（LCC等）、扁平封装I形引脚、球栅阵列（BGA）常用封装插装：TO封装、SIP、DIP、PGA表面安装：PLCC、SOJ、SOP、QFP、BGA新型CSP：COB、Flip-Chip、三维封装其它：SIMM,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,44,引脚的分类,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,45,各

12、类引脚J形脚,优点：空间小、抗运输损伤缺点：难于目检、疲劳失效风险高，体积高、不便于返修,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,46,各类引脚翼形脚（L）形,优点：易于目检、适于多种焊接方式，抗疲劳寿命长、可细间距、易于布线缺点：共面性较差、空间大，运输易损伤,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,47,各类引脚LCC(Leadless Ceramic Chip),优点：空间小、焊点检测方便，运输不易损伤缺点：易疲劳失效,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,48,各类引脚扁平封装,优点：电气性能较好，抗疲劳失效较好缺点：需成形、需特殊运输工具，衬底需开窗,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,49,各类引脚I形引脚,优点：共面性好缺点：组装工艺要求高,2011-02-28,中国科学技术大学 快电子实验室 刘树彬,50,各类引脚球栅阵列（BGA）,优点：空间小、有自对准功能，运输不易损伤、高I/O数缺点：目检困难，工艺控制/返修较难，PCB走线复杂,Ball Grid Array,