数字电子技术11讲13周第四章.ppt

《数字电子技术11讲13周第四章.ppt》由会员分享，可在线阅读，更多相关《数字电子技术11讲13周第四章.ppt（62页珍藏版）》请在三一办公上搜索。

1、二、优先编码器,特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码 优先级别的高低由设计者根据输入信号的轻重缓急情况而定。如根据病情而设定优先权例：8线-3线优先编码器（设I7优先权最高I0优先权最低）,低电平,实例：8线-3线优先编码器74HC148,选通信号,附加输出信号,为0时，电路工作无编码输入,为0时，电路工作有编码输入,附加输出信号的状态及含意,控制端扩展功能举例：,例：用两片8线-3线优先编码器16线-4线优先编码器其中，的优先权最高,第一片为高优先权只有(1)无编码输入时，(2)才允许工作第(1)片 时表示对 的编码低3位输出应是两片的输出的“或”,三、二

2、-十进制优先编码器,将 编成0110 1110 的优先权最高，最低输入的低电平信号变成一个对应的十进制的编码,二十进制优先编码器74LS147的逻辑图,如输入1111001011,优先顺序,I0I5I9,Y3Y0,1101001111,1010,表示输出反码,表示输入低电平有效,如输入11110010115有效，输出1010（5的反码）,74LS147优先编码器示意图,4.3.2 译码器,译码：将每个输入的二进制代码译成对应的输出高、低电平信号。译码器：实现译码功能的电路。,二-十进制译码器,通用译码器,显示译码器,二进制译码器,代码转换器,译码器,译码器的种类,一、二进制译码器,输入：二进制

3、代码（N位），输出：2N个，每个输出仅包含一个最小项。,三位二进制译码器的方框图,输入是三位二进制代码、有八种状态，八个输出端分别对映其中一种输入状态。因此，又把三位二进制译码器称为3线8线译码器。,例：3线8线译码器,真值表 逻辑表达式：,用电路进行实现,用二极管与门阵列组成的3线8线译码器（最小项译码器）,集成译码器实例：74HC138,内部电路图,仿真,74HC138的功能表：,译中为0,高电平有效,图 74HC138的逻辑符号,此译码器又是一个完整的数据分配器,用译码器构成数据分配器,D,A1,A0,Y0,Y1,Y2,Y3,数据分配器原理框图,用3-8译码器构成八输出数据分配器？,只要

4、将3-8译码器的选通端接为数据输入即可。,D,应用举例,利用附加控制端进行扩展例：用74HC138（3线8线译码器）4线16线译码器,应用举例 功能扩展(利用使能端实现),D3=0时，片1工作，片2禁止,D3=1时，片1禁止，片2工作,二、二十进制译码器,将输入BCD码的10个代码译成10个高、低电平的输出信号BCD码以外的伪码，输出均无低电平信号产生例：74HC42,图 二十进制译码器74HC42的逻辑符号,表 二-十进制译码器74HC42的功能表,三、用译码器设计组合逻辑电路,1.基本原理3位二进制译码器给出3变量的全部最小项;。n位二进制译码器给出n变量的全部最小项;任意函数将n位二进制

5、译码输出的最小项组合起来，可获得任何形式的输入变量不大于n的组合函数,数据输入端A B C,2.举例,例：利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为：,四、显示译码器,在数字测量仪表和各种数字系统中，需要将数字量直观地显示出来，一方面供人们直接读取测量和运算的结果，另一方面用于监视数字系统的工作情况。数字显示电路通常由显示译码器、驱动器和显示器等部分组成。,1.七段字符显示器 如：,数字显示器件 数字显示器件是用来显示数字、文字或者符号的器件，常见的有辉光数码管、荧光数码管、液晶显示器、发光二极管数码管、场致发光数字板、等离子体显示板等等,发光二极管（LED）液晶显示器（

6、LCD）,图 七段数码管字形显示方式,七段字形显示方式LED数码管通常采用图所示的七段字形显示方式来表示0-9十个数字。,图 七段显示LED数码管(a)外形图(b)共阴型(c)共阳型,(1)LED数码管LED数码管又称为半导体数码管，它是由多个LED按分段式封装制成的。LED数码管有两种形式：共阴型和共阳型。,公共阴极,公共阳极,（2）发光二极管（LED）及其驱动方式,LED具有许多优点，它不仅有工作电压低(1.53V)、体积小、寿命长、可靠性高等优点，而且响应速度快(100ns)、亮度比较高。一般LED的工作电流选在510mA，但不允许超过最大值（通常为50mA）。LED可以直接由门电路驱动

7、。,功能：将 4 位二进制代码，译为数码显示器所需的信号。如七段数码显示器，则译为 7 个显示信号，通过数码管显示相应的数字。,2 七段显示译码器,仿真,图 7448的逻辑符号,七段显示译码器,七段显示器译码器把输入的BCD码，翻译成驱动七段LED数码管各对应段所需的电平。7448是一种七段显示译码器。,BCD七段字符显示译码器（代码转换器）7448,真值表 卡诺图,BCD七段显示译码器7448的逻辑图,7448的功能表,1）灯测试输入：为低电平时，输出全部置为1，数码管应显示“8”。正常使用，应接高电平。,2）灭零输入：为低电平，且A3A2A1A0=0时，数码管不显示（灭）。,3）熄灭输入/

8、灭零输出：双重功能的输入/输出端。,因此 表示译码器将本来应该显示的零熄灭了 将灭0输出和灭0输入配合使用，可以实现多位数码显示的灭0控制。,输入：外加低电平时，无论输入状态是什么，所有数码管熄灭。输出：当A3A2A1A0为0时，且灭零输入信号 时，输出为0。,用7448可以直接驱动共阴极的数码管如需要较大电流可采用如下连接方法,例：利用 和 的配合，实现多位显示系统的灭零控制,整数部分：最高位是0，而且灭掉以后，输出 作为次高位的 输入信号小数部分：最低位是0，而且灭掉以后，输出 作为次低位的 输入信号,但小数点前后两位应能显示0,4.3.3 数据选择器一、工作原理,常见的数据选择器有四选一

9、、八选一、十六选一电路,例：“双四选一”，74HC153分析其中的一个“四选一”,例：用两个“四选一”接成“八选一”,“四选一”只有2位地址输入，从四个输入中选中一个“八选一”的八个数据需要3位地址代码指定其中任何一个,二、用数据选择器设计组合电路,1.基本原理 具有n位地址输入的数据选择器，可产生任何形式的输入变量不大于n+1的组合函数,例如：,4.3.4 加法器,一、1位加法器1.半加器:不考虑来自低位的进位，将两个1位的二进制数相加,2.全加器：将两个1位二进制数及来自低位的进位相加,74LS183,二、多位加法器,串行进位加法器优点：简单缺点：慢,CI是低位的进位，CO是向高位的进位，

10、A3A2A1A0和B3B2B1B0是两个二进制待加数，S3、S2、S1、S0是对应各位的和。,2.超前进位加法器基本原理：加到第i位的进位输入信号是两个加数第i位以前各位（0 j-1）的函数，可在相加前由A,B两数确定。优点：快，每1位的和及最后的进位基本同时产生。缺点：电路复杂。,74LS283,三、用加法器设计组合电路,基本原理：若生成函数可变换成输入变量与输入变量相加 若生成函数可变换成输入变量与常量相加例：将BCD的8421码转换为余3码,思考：1、如何用74LS283实现二进制减法运算?,分析：A减B的运算相当于进行A加B的补码（反码+1）,1,思考：2、如何用74LS283通过控制

11、端可以加法也可以实现减法运算?,思考：已知X是3位二进制数（其值小于等于5），试实现Y=3X 并用7段数码管进行显示?,Y=3X,？,D2,D1,D0,4.3.5 数值比较器,用来比较两个二进制数的数值大小一、1位数值比较器 A,B比较有三种可能结果,二、多位数值比较器,原理：从高位比起，只有高位相等，才比较下一位。例如：,2.集成电路74LS85 实现4位二进制数的比较,图 74LS85的逻辑符号,3.比较两个8位二进制数的大小例：用两片74LS85进行8位数比较（串联扩展方式）,低位片,高位片,低四位,高四位,在位数较多且要满足一定的速度要求时，采取并联方式，它比串联扩展方式工作速度快。,

12、用7485组成16位数值比较器的并联扩展方式。,B3A3B0A0,B7A7B4A4,B11A11B8A8,B15A15B12A12,输出,4.4 组合逻辑电路中的竞争-冒险现象,4.4.1 竞争-冒险现象及成因一、什么是“竞争”两个输入“同时向相反的逻辑电平变化”，称存在“竞争”,二、因“竞争”而可能在输出产生尖峰脉冲的现象，破坏逻辑功能；但输入有竞争现象时，输出不一定都产生。故称为“竞争-冒险”,4.4.3 消除竞争-冒险现象的方法一、接入滤波电容尖峰脉冲很窄，用很小的电容就可将尖峰削弱到 VTH 以下。二、引入选通脉冲取选通脉冲作用时间，在电路达到稳定之后，P的高电平期的输出信号不会出现尖峰。,三、修改逻辑设计例：,修改逻辑设计适用范围有限；加滤波电容是实验调试阶段常采取的应急措施；加选通脉冲则是行之有效的方法。目前许多MSI器件都备有使能(选通控制)端，为加选通信号消除毛刺提供了方便。,作业题P210,4.34.54.94.124.25预习第五章13节,