半导体存储器与可编程逻辑器.ppt

2、M主要用来存放各种现场的输入数据、输出数据和中间计算的结果，还可以用来与外界交换信息和作为堆栈使用。它的存储信息可按要求读出，也可写入或写出。ROM的信息是在专门条件下写入的，一般是不可删除更改的，只能读出，一般用来存放固定信息。,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.1 半导体存储器,1.RAM的基础结构,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.1.1 随机存储器,如图所示,地址输入端,数据输入端,3个控制输入端,数据输出端,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.1.1 随机存储器,当片选信号有效

3、时，若同时有效，则已选择的信息被传递到数据输出端；若同时有效，则数据输入端的信息被写入。,按存储矩阵的存储原理不同，RAM可细分为静态（Static RAM，简称SRAM）和动态(Dynamic RAM，简称DRAM)两类。在不断电的情况下，存入SRAM存储单元的信息会一直保留直到新的信息写入；而存入DRAM存储单元的信息需要通过再次读写来定期刷新，以免信息丢失。下面将分别进行讨论。,2.静态RAM,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.1.1 随机存储器,能储存1位二进制的单元电路称为基本存储电路，它是存储器的基本单元电路。图所示是用六只NMOS管组成的静

4、态存储单元。,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.1.1 随机存储器,TlT4构成基本RS锁存器用以存信息，T5、T6为门控管受Xi选择线控制用来决定本存储单元是否与位线相连，导通则可把位线上送入的信息写入本单元，或将本单元所存信息送到位线上，而截止则本单元与位线隔离，读或写的过程与本单元无关；T7、T8为控制信息送入位线或从位线输出的控制门，此控制门由列选择信号Yj来控制。由此可看出，只有当T5、T6和T7、T7都导通时，本单元才被选中，才能写入信息或读出信息。,（1）读操作过程,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.1.1

5、随机存储器,（2）写操作过程,（3）动态RAM,动态RAM存储数据的原理是基于MOS管栅极电容的电荷存储效。MOS管是高阻元件，即它的极间电阻极高，存储在极间电容上的电荷，会因放电回路时间常数很大而不能马上放掉，即电荷不会很快丢失。动态存储单元正是利用MOS管的这一特性来存储信息的。图是个三管动态单元，它利用T1管栅极电容C,以电荷形式存储二进制数的。,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.1.1 随机存储器,动态RAM的优点：电路结构简单，集成度较高，比静态RAM的功耗更低，速度,比静态RAM更高，价格比静态更便宜。因动态存储器靠电容来存储信息，由于总是存在

6、有泄漏电流，故要求刷新。一般每隔2毫秒刷新一次，这一任务通常由专门的刷新电路完成。另外，由于电容信息较弱，读出时需经放大器处理。,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.1.1 随机存储器,静态随机存储器（RAM）,1.ROM的基本结构,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.1.2 只读存储器,图（a）是ROM基本结构，带有n个地址输入（地址线）和m个数据输出（存储二进制数的位数）的组合逻辑电路。存储容量为2nm位的ROM结构框图。ROM中存放的是输出与输入之间固定逻辑关系。如，图（b）是3输入4输出，存储容量为234位的 ROM的

7、功能表。功能表可由组合逻辑电路实现，就数字电路操作而言，可以,把ROM看作是带有一个控制端的三输入四输出的译码器。,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.1.2 只读存储器,图所示为图所示ROM的电路结构图、简化框图和电路点阵图。图（a）中W0-W7为译码器输出，称字线。在图15.1.5（c）中用跨接有二极管的字线和位线（数据线）的交叉处（真值表中输出为1）的点加小黑点表示，简化了电路。这种与功能表有一一对应关系的简化图称为“ROM电路点阵图”，又称“ROM阵列逻辑图”。,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.1.2 只读存储器,

8、只读存储器电路比RAM简单，故而集成度更高，成本更低。且有一个重大优点是当电源去掉以后，它的信息是不会丢失的。所以在计算机中尽可能地把一些管理程序、监控程序、操作系统等一下重要程序放在ROM中。,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.1.2 只读存储器,2.存储器的容量扩充,（1）位扩展,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.1.2 只读存储器,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.1.2 只读存储器,由N字1位RAM构成N字K位RAM，称为位扩展。图15.1.6所示是4片容量为1024字1位RAM

9、，构成容量为1024字4位RAM电路。其中4个芯片的片选线、地址线A0-A9、读写控制线分别并联，而输入/输出独立。ROM没有端，其他各段连线方法与RAM的为扩展方法一样。,（2）字扩展,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.1.2 只读存储器,由N字1位RAM构成M字1位RAM，称为字扩展。图15.1.7所示是4片容量为1024字1位构成41024字1位RAM，即4096字1位RAM的电路。其中4个芯片的地址线A0-A9、控制线、分别并联。一个,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.1.2 只读存储器,辅助译码器（片选译码

10、器）控制各片选线由地址线A10、A11译码后供给。,早期可编程逻辑器件只有可编程只读逻辑器件（PROM）、可擦编程只读逻辑器件(EPROM)和电可擦编程只读存储器(EEPROM)三种。他们只能完成简单的数字逻辑功能。其后出现了一类结构上稍复杂的可编程芯片，即可编程逻辑器件（PLD），它能完成各种数字逻辑功能。典型PLD由一与门和一或门阵列组成，能以与或式完成大量的组合逻辑功能。,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.2 可编程逻辑器件,15.2.1 可编程逻辑器件简介,这阶段主要有可编程阵列逻辑（PAL）和通用阵列逻辑（GAL）。PAL由一个可编程的与平面和一

11、个固定的或平面构成，或门的输出可通过触发器有选择地被置为寄存状态。GAL采用了EEPROM工艺，实现了电可擦除、电可改写，其输出结构是可编程的逻辑宏单元，因而它的设计具有很强的灵活性。早期的PLD共同特点是可以实现速度特性较好的逻辑功能，但其过于简单的结构也使它们只能实现规模小的电路。,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.2.1 可编程逻辑器件简介,为了弥补这一缺陷，20世纪80年代中期，Altera和Xilinx分别推出了类似于PAL结构的扩展性复杂可编程逻辑器（CPLD）和与标准门阵列类似的现场可编程门阵列(FPGA)，他们具有体系结构和逻辑单元灵活、集成

12、度高以及适用范围宽等特点。这两种器件兼容了PLD和通用门阵列的优点，可实现较大规模的电路。几乎所有应用门阵列、PLD和中小规模通用数字集成电路的场合均可应用FPGA和CPLD器件。,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.2.1 可编程逻辑器件简介,CPLD主要由可编程逻辑宏单元PLD围绕中心的可编程互联矩阵单元组成，列构如图 15.2.1,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.2.1 可编程逻辑器件简介,FPGA是与CPLD相似的另外一种门阵列可编程芯片。如图所示。,主菜单,回退,前进,最后,返回,作？业,退出,开始,

13、15.2.1 可编程逻辑器件简介,在此以比较流行的Altera公司生产的MAX7000系列器件为例，来介绍CPLD的整体结构。MAX7000是用CMOS EEPROM单元实现逻辑函数的。用户可编程的MAX7000结构可容纳各种各样，独立的组合逻辑和时序逻辑函数。在设计开发和调试阶段，MAX7000器件可以快速而有效地重新编程，并保证可编程擦除100次。MAX7000系列的结构如图所示。,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.2.2 复杂可编程逻辑器件,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.2.2 复杂可编程逻辑器件,图所示为MAX

14、7128-48模块，是一个供可编程逻辑设计者编程试验的功能模块。,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.2.2 复杂可编程逻辑器件,MAX7128芯片引脚图如所示。图中黑实心引脚功能是确定的，不可被编程时用。,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.2.2 复杂可编程逻辑器件,MAX7000系列由AlteraMAX+plus开发系统支持。用户可使用MAX+plus软件对Altera公司的逻辑器件进行编程、仿真和下载调试。图所示为下载电缆ByteBlaster该下载电缆是根据Altera公司提供的下载原理制作的。,主菜单,回退,前

15、进,最后,返回,作？业,退出,开始,15.2.2 复杂可编程逻辑器件,ByteBlaster下载电缆与Altera公司的接口一般是10芯的接口，ByteBlaster顶视图如图所示，10芯连接信号如表。,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.2.2 复杂可编程逻辑器件,必须指出Altera的MAX7000系列CPLD是采用IEEE1159.1JTAG接口方式对器件进行在系统编程的，在图中与ByteBlaster的10芯接口相连的是TCK、TDO、TMS和TDI四条,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.2.2 复杂可编程逻

16、辑器件,JATG信号线。注：PS模式为被穿行下载模式；JATG模式为IEEE1159.1JTAG接口方式对器件进行在系统编程模式。,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.2.2 复杂可编程逻辑器件,现场可编程门阵列是除CPLD外的另一大类PLD。它是一种新型的高密度PLD，采用CMOS-SRAM工艺制作，内部由许多独立的可编程逻辑模块组成，逻辑块之间可以灵活地相互连接，具有高密度、编程速度快、设计灵活和可再配置设计能力等许多优点。采用这些结构的可编程逻辑器件有Altera公司的FLEX、ACEX、APEX系列，XILINX公司的Spartan、Virtex系列。

17、,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.2.3 现场可编程门阵列,以FLEX l0K 为例，FLEX l0K主要由逻辑阵列块(LAB)、嵌入式阵列块（EAB）、快速通道(Fast Track)和IO单元四部分组成。图是FLEX l0K结构的方框图。由图可以看出，一组逻辑单元（LE）组成了一个LAB，LAB是排列成行和列的，每一行也包含一个EAB。LAB和EAB是由快速通道连接的。IOE处于快速通道连线的行和列的两端。,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.2.3 现场可编程门阵列,主菜单,回退,前进,最后,返回,作？业,退

18、出,开始,15.2.3 现场可编程门阵列,FLEX l0K器件还提供了6个专用输入引脚,这些引脚用来驱动锁存器的控制端，以确保控制信号高速、低偏移(1.2ns)地有效分配。,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.2.3 现场可编程门阵列,Altera公司的FPGA器件有两类配置下载方式：主动配置方式和被动配置方式。主动配置方式由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程；而被动配置方式则由外部计算机或控制器控制配置过程。,表所示为Altera系列器件的配置模式及典型应用。,主菜单,回退,前进,最后,返回,作？业,退出,开始,15.2.3 现场可编程门阵列,本章作业,第15章半导体存储器与可编程逻辑器件,15.1、15.3、15.7、15.10、15.11,结束END,第15章半导体存储器与可编程逻辑器件,作？业,退出,主菜单,开始,回退,前进,最后,返回,