计算机组成原理课件第08章.ppt

《计算机组成原理课件第08章.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理课件第08章.ppt（81页珍藏版）》请在三一办公上搜索。

1、计算机组成原理,主讲教师：何霖,第八章,输入输出系统,除了CPU和存储器两大模块外，计算机硬件系统的第三个关键部分既是输入输出模块，又称输入输出系统，简称为I/O系统。它包括I/O接口、I/O管理部件及有关软件，一个计算机系统的综合处理能力，系统的可扩展性、兼容性和性能价格比，都和I/O系统有密切关系。本章重点分析I/O与主机交换信息的三种控制方式（程序查询、中断和DMA）及其相应的接口功能和组成。,一、外围设备的定时方式,外围设备的种类相当繁多，各种设备的数据传输速率相差悬殊。如果把高速工作的主机同不同速度工作的外围设备相连接，首要问题就是如何保证主机与外围设备在时间上同步定时方式。首先，我

2、们了解一下I/O设备同CPU交换数据的过程。,输入过程如下：,CPU把地址放在地址总线上，选择输入设备；CPU等候输入设备的数据有效；CPU从数据总线读入数据，并放入相应的寄存器。,输出过程如下：,CPU把地址放在地址总线上，选择输出设备；CPU把数据放在数据总线上；输出设备认为数据有效，把数据取走。,上述过程中，关键在于究竟什么时候数据才有效？因此，对于不同速度的I/O设备需要不同的定时方式。,总的说来，CPU与I/O设备之间的定时，有以下三种情况：,1、速度极慢或简单的I/O设备立即响应 对这类设备，如机械开关、显示二级管等等，CPU总是能足够快地作出响应，无需特殊联络信号。2、慢速或中速

3、的I/O设备异步定时 当I/O设备与主机速度不匹配时，通常采用异步方式交换数据：设置一些应答信号进行定时应答式数据交换。以下是异步并行“应答”示意图：,3、高速的I/O设备同步定时方式 同步工作要求I/O设备与CPU的速度完全同步，一旦CPU和外设发生同步，它们之间的数据交换便靠时钟脉冲控制来进行。如外设是一条传送2400位/秒的传输线，那么CPU每隔1/2400秒执行一次串行的输入操作。,二、信息交换方式,I/O设备与主机交换信息时，共有五种控制方式：,1、程序查询方式 程序查询方式是早期计算机中使用的一种方式：由CPU通过程序不断查询I/O设备的状态是否已做好准备，从而控制I/O设备与主机

4、交换信息。此方式只要CPU一启动I/O设备，CPU便进入踏步等待，直到信息交换完毕，效率很低。,2、程序中断方式 中断是I/O设备用来“主动”通知CPU，准备交换信息的一种方法。通常，当一个中断发生时，CPU暂停其现行程序，转向中断处理程序进行信息交换；当中断处理完毕后，CPU又返回到原来的任务，并从它停止的地方开始执行程序。此方式使CPU的资源得到了充分利用，提高了CPU的效率。它一般适用于应立即执行的随机事件。硬件结构相对复杂。下图示意了采用程序中断方式从外设读数据块到主存的程序流程。,3、直接内存访问DMA方式 DMA方式是一种完全由硬件执行I/O交换的方式（无需处理中断服务程序）：DM

5、A控制器从CPU完全接管对总线的控制，数据交换不经过CPU，而直接在内存和I/O设备之间进行，以高速传送数据。若出现DMA和CPU同时访问主存，CPU总是将总线占有权让给DMA“窃取”或“挪用”“窃取周期”或“挪用周期”：一般为一个存储周期。此方式传送速度高，传送速率仅受内存存取周期的限制。硬件代价高。适用于内存和高速外设之间大批数据交换的场合。,以上三种方式的CPU工作效率比较如下：,4、通道方式 通道的出现进一步提高了CPU的效率。这是因为，CPU将部分权利下放给通道，通道是一个具有特殊功能的处理器，某些应用中称为输入输出处理器（IOP），它可以实现对I/O设备的统一管理和I/O设备与内存

6、之间的数据传送。但硬件代价更高。,5、外围处理机方式 外围处理机（PPU）是通道方式的进一步发展。PPU基本上独立于主机工作，其结构更接近一般处理机甚至就是微小型计算机。在一些系统中，设置了多台PPU，分别承担I/O控制、通信、维护诊断等任务。从某种意义上说，这种系统已变成分布式的多机系统。,综上所述，I/O设备的I/O方式可用下图表示：,程序查询方式和程序中断方式适用于数据传输率比较低的I/O设备，而DMA方式、通道方式和PPU方式适用于数据传输率比较高的设备。目前，单片机和微型机中多采用程序查询方式、程序中断方式和DMA方式。通道方式和PPU方式大都用在中、大型计算机中。,I/O接口通常是

7、指主机与外部设备之间设置的一个硬件电路及其相应的软件控制。所有I/O设备都是通过I/O接口与主机取得联系的。,一、接口的功能和组成,1、总线连接方式的I/O接口电路 在总线结构的计算机系统中，每一台I/O设备都是通过I/O接口挂到系统总线上的。如图示：,数据线：传送数据信息，其根数一般等于存储字长的位数或字符的位数。双向。设备选择线：传送设备码，其根数取决于I/O指令中设备码的位数。单向。命令线：传输CPU向设备发出的各种命令信号，其根数与命令信号多少有关。单向总线。状态线：向主机报告I/O设备状态的信号线。单向总线。,2、接口的功能和组成 接口通常应具有以下几个功能以及相应的硬件配置。,1）

8、、选址功能 即实现设备的选择，由接口中的设备选择电路实现：识别出自身的设备码当设备选择线上的设备码（送至所有设备的接口）与本设备码相符时，应发出设备选中信号SEL，由SEL控制设备通过命令线、状态线和数据线与主机交换信息。,2）、传送命令功能 接口能够接收CPU发来的各种控制信号，以使I/O设备作出响应。通常在接口中设有存放命令的命令寄存器及命令译码器。命令寄存器用来存放I/O指令中的命令码，它受SEL信号的控制。命令线和所有接口电路的命令寄存器相连，只有被选中的设备SEL信号有效，命令寄存器才可接受命令线上的命令码。,3）、传送数据的功能 数据必须通过接口才能实现主机与I/O设备之间的传送要

9、求接口中具有数据通路，完成数据传送设置数据缓冲寄存器DBR：暂存I/O设备与主机准备交换的信息。它与I/O总线中的数据线相连。DBR还应具备串并转换能力。,4）、反映I/O设备工作状态的功能 为了使CPU能及时了解各I/O设备的工作状态，接口内必须设置一些反映设备工作状态的触发器设备状态标记触发器。如完成触发器D、工作触发器B、中断请求触发器INTR、屏蔽触发器、出错触发器、数据迟到触发器等等。所有的状态标记触发器都与I/O总线中的状态线相连。下图是I/O接口的基本组成。,二、接口的类型,I/O接口按不同方式分类有以下几种。1、按数据传送方式分类 并行接口：同时传送一个字节或一个字。如Inte

10、l 8255。串行接口：在设备与接口间逐位传送，必须设有串并转换装置。Intel 8251。2、按功能选择的灵活性分类 可编程接口：用程序来改变或选择其功能及操作方式。Intel 8255、8251。不可编程接口：不能由程序来改变其功能，但可通过硬连线逻辑来实现不同的功能。Intel 8212。,3、按通用性分类 通用接口：包含大多数I/O设备所共用的电路。可供多种外设使用。Intel 8255、8212。专用接口：为某类外设或某种用途专门设计的接口。Intel 8279可编程键盘/显示器接口；Intel 8275可编程CRT控制器接口等。,4、按数据传送的控制方式分类 程序型式接口：连接速度

11、较慢的I/O设备，如打印机。Intel 8259中断控制器。DMA型接口：连接高速I/O设备，如磁盘。Intel 8237 DMA控制器。,一、程序查询流程,程序查询方式的核心问题在于每时每刻需不断查询I/O设备是否准备就绪。下图是多个I/O设备的查询流程示意，此时CPU需按各个I/O设备在系统中的优先级逐级查询。,为了正确完成这种查询，要执行如下三条指令：测试指令：查询设备是否准备就绪。传送指令：设备已准备就绪时，交换数据。转移指令：若设备未准备就绪，转至测试指令，继续测试设备状态。下图是单个设备程序查询方式的程序流程图。,二、程序查询方式的接口电路,由上所述，程序查询方式接口电路的基本组成

12、如图所示。,设备选择电路用以识别本设备地址，当地址线上的设备号与本设备号相符时，SEL有效，可以接收命令。完成触发器D和工作触发器B标志设备所处的状态：D=0，B=0，I/O设备处于暂停状态；D=1，B=0，I/O设备已准备就绪；D=0，B=1，I/O设备正处于准备状态。,以输入设备为例，本接口的工作过程如下：设备选中后，CPU发启动命令，将B置1，D置0；启动外设工作；设备将数据送入DBR；外设工作完成，向接口发“设备工作结束”信号，将D置1，B置0；D以“准备就绪”状态通知CPU，表示“数据缓冲满”；CPU执行输入指令，读入数据。,一、中断的基本概念,计算机在执行程序的过程中，当出现异常情

13、况或特殊请求时，计算机停止现行程序的运行，转向对这些异常情况或特殊请求的处理，处理结束后再返回到现行程序的间断处继续执行，这就是“中断”。把实现中断功能所需的软硬件技术统称为中断技术，为此，计算机系统中必须配有相应的中断系统或中断机构。,在I/O设备与主机交换信息时，由于两者工作速度相差悬殊，为了提高CPU的效率，通常采用程序中断方式交换信息I/O中断。下图为CPU与打印机并行工作时间示意图。,二、程序中断方式的接口电路,为处理I/O中断，I/O接口电路中必须配置相关的硬件线路。,1、中断请求触发器和中断屏蔽触发器 两者在I/O接口电路中是成对出现的，每台设备都必须配置。中断请求触发器INTR

14、：为1时，向CPU提出中断请求；此时完成触发器D必为1，即设备本身必须准备就绪。中断屏蔽触发器MASK：为1时，该设备被屏蔽，即封锁其中断请求。,CPU在任何瞬间只能接受一个中断源的请求。因此，当多个中断源提出中断请求时，CPU必须对各中断源的请求进行排队，且只能接受级别最高的中断源的请求，不允许级别低的中断源中断正在运行的中断服务程序。此时，就可用MASK来改变中断源的优先级别。另外，CPU总是在统一的时间，即执行每一条指令的最后时刻，查询所有设备是否有中断请求。接口电路中D、INTR、MASK和中断查询信号的关系如图示：,2、排队器 当多个中断源同时向CPU提出请求时，经排队器的排队，只有

15、优先级高的中断源排上队，这样就能实现CPU按中断源优先级的高低响应中断请求。下图是设在各个接口电路中的排队电路链式排队器。,其中首尾相接的虚线部分组成的门电路是排队器的核心，由一个非门和一个与非门构成。中断源优先级最高的是1号中断源。当多个中断源提出中断请求时，排队器输出端INTPi，只有一个为高电平，表示该中断源排上队。,3、中断向量地址形成部件（设备编码器）当CPU响应中断时，由硬件直接产生一个固定的地址向量地址，由向量地址指出每个中断源设备的中断服务程序入口入口地址，这种方法称为硬件向量法。,中断向量地址形成部件的输入是来自排队器的输出INTP1INTPn，输出是用二进制表示的中断向量，

16、其位数与计算机可处理中断源的个数有关，每个中断源对应一个向量地址。设备编码器。,如图是一个链式排队器与编码器的例子：,若发出申请的中断源被选中，排队选中信号送入编码电路，产生一个唯一对应的向量地址，并经数据总线送往CPU的主存地址寄存器MAR，然后执行该中断源设备的中断服务程序。,有的计算机中由硬件产生的向量地址不是直接地址，而是一个“位移量”，它加上CPU某寄存器里存放的基地址，得到中断服务程序的入口地址。还有一种采用向量地址转移的方法，非常灵活，此方法允许中断处理程序放在内存中任何地方。如图示：,4、程序中断方式接口电路的基本组成,三、I/O中断处理过程,1、CPU响应中断的条件和时间 条

17、件：允许中断触发器EINT为1。它可用开中断指令置位开中断；也可用关中断指令或硬件自动使其复位关中断。时间：CPU响应中断的时间一定是在每条指令执行阶段的结束时刻，此时CPU将向接口发中断查询信号。,2、I/O中断处理过程 以输入设备为例说明I/O中断处理过程。,选中设备后，则 CPU发启动命令，使B=1，D=0；接口启动设备工作；设备将数据送DBR；设备向接口发“设备工作结束”信号，使D=1，B=0；CPU发中断查询信号；,当D=1，且MASK=0时，设备中断触发器INTR置1，设备向CPU提出中断请求。同时，INTR送排队器，进行中断判优；若CPU允许中断触发器EINT=1，设备又被选中，

18、则进入中断响应阶段，由中断响应信号INTA将排队器输出送至编码器形成向量地址；向量地址送至PC；由向量地址中存放的无条件转移指令可转至中断服务程序入口地址中断服务 中断返回至原程序断点。结束中断处理过程。,四、中断服务程序的流程,一般中断服务程序的流程分四大部分：1、保护现场 保存程序的断点：由硬件实现；保存通用寄存器和状态寄存器的内容：由中断服务程序完成。一般是将现场压入堆栈。2、中断服务 完成数据交换。,3、恢复现场 将现场恢复到原来的寄存器中。4、中断返回 中断服务程序中由中断返回指令实现。,中断嵌套：满足两个条件，一是必须开中断；二是优先级别高的中断源有权中断优先级别低的中断源。单重中

19、断和多重中断服务程序流程如图所示：,一、DMA基本概念,直接内存访问DMA是一种完全由硬件执行I/O交换的工作方式。在这种方式中，DMA控制器从CPU完全接管对总线的控制，数据交换不经过CPU，而直接在内存和I/O设备之间进行。DMA控制器将向内存发出地址和控制信号，修改地址，对传送的字的个数计数，并且以中断方式向CPU报告传送操作结束。其最大特点是在主存和DMA接口间有一条专门的传送通路。如图示：,DMA方式的主要优点是速度快。CPU根本不参加传送操作，省去了CPU取指令、取数、送数等操作，并且在传送过程中，没有保存现场、恢复现场之类的工作，内存地址的修改、传送字个数的计数等都是用硬件线路直

20、接实现的。所以DMA方式能满足高速I/O设备的要求，也有利于CPU效率的发挥。DMA方式在计算机中被广泛采用。,二、DMA传送方式,DMA方式中，I/O设备可通过DMA控制器直接访问内存，同时，CPU可以继续执行程序。那么DMA控制器与CPU怎样分时使用内存呢？通常采用以下三种方法：,1、停止CPU访问内存 当I/O设备要求传送数据时，由DMA控制器发停止信号给CPU，要求CPU放弃总线控制权。DMA控制器获得总线控制权以后，开始数据传送。完毕后，DMA控制器通知CPU可以使用内存，并把总线控制权交还给CPU。其时间图如下：,显然，在这种DMA传送过程中，CPU基本处于不工作或保持状态。,优点

21、：控制简单，适用于数据传输率很高的设备进行成组传送。缺点：DMA控制访存阶段，CPU对主存的利用率没得到充分发挥，相当一部分内存工作周期是空闲的。,2、周期挪用 在这种DMA传送方法中，当I/O设备没有DMA请求是，CPU按程序要求访问主存；一旦I/O设备有DMA请求，则由I/O设备挪用一个或几个主存周期。,I/O设备要求DMA传送时会遇到两种情况：CPU不需访存（如CPU正执行乘法指令），I/O访存与CPU访存不发生冲突；CPU需要访存，发生冲突，则I/O访存优先，I/O设备周期挪用，即在CPU执行访存指令的过程中插入DMA请求，挪用一二个内存周期。其时间图如下：,此方法既实现了I/O传送，

22、又较好地发挥了内存和CPU的效率，是一种广泛采用的方法。,3、DMA与CPU交替访存 如果CPU的工作周期比内存的存取周期长很多，此时采用交替访存的方法可以使DMA传送和CPU同时发挥最高的效率。此时可将一个CPU周期分为C1和C2两个分周期，C1专供DMA访存，C2专供CPU访存。如图示：,此方式不需总线使用权的申请建立和归还过程，总线使用权是通过C1和C2分别控制的。CPU与DMA接口各自有独立的访存地址寄存器、数据寄存器和读/写信号。实际上总线变成了在C1和C2控制下的多路转换器，其总线控制权的转移几乎不需什么时间，具有很高的DMA传送效率。相应的硬件逻辑更为复杂。,三、基本的DMA控制

23、器（接口）,1、DMA控制器的基本组成 DMA控制器，实际上是采用DMA方式的I/O设备与系统总线之间的接口电路，该电路是在中断接口的基础上再加DMA机构组成。下图是一个最简单的DMA控制器组成示意图，它由以下逻辑部件组成：,6）中断机构 当字计数器溢出时（全0），一组数据交换完毕，由溢出信号触发中断机构，向CPU提出中断报告以结束一次数据传送。,2、DMA数据传送过程 DMA的数据块传送过程可分为三个阶段：,1）传送前预处理 即程序初始化阶段。由CPU执行几条I/O指令，测试设备状态，向DMA控制器的设备地址寄存器中送入设备号并启动设备，向内存地址寄存器中送入起始地址，向字计数器中送入交换的

24、数据字个数。此后CPU继续执行原来的主程序。,2）DMA数据传送 DMA的数据传送是以数据块为基本单位进行的，因此，每次DMA控制器占用总线后，无论是数据输入操作，还是数据输出操作，都是通过循环来实现的。当I/O设备准备好数据时，它发出DMA请求，由DMA控制器向CPU发出总线使用权的请求。下图示出了周期挪用方式的DMA传送数据的流程图：,停止CPU访存方式的DMA传送数据的流程图,3）DMA的后处理 一旦DMA的中断请求得到响应，CPU停止主程序的执行，转去执行中断服务程序做一些DMA的结束处理工作：校验送入内存的数据是否正确；测试在传送过程中是否发生了错误；决定继续用DMA方式传送下去，还

25、是结束传送等等。,与中断方式相比，DMA方式有如下特点：,DMA方式靠硬件传送数据；DMA方式可在指令周期内的任一存取周期结束时响应；DMA方式没有处理异常事件的能力，仅用于大批数据的传送，提高数据吞吐量；DMA方式不中断现行程序，无需保护现场；DMA方式的优先级比程序中断方式高。,3、DMA控制器与系统的连接方式 1）具有公共请求线的DMA请求方式 若干个DMA控制器通过一条公用的DMA请求线向CPU申请总线控制权。CPU发出响应信号用链式查询方式通过DMA控制器，首先选中的设备获得总线控制权，即可占用总线与主存传送信息。如图示：,2）独立的DMA请求方式 每一个DMA控制器各有一对独立的D

26、MA请求线和DMA响应线，它由CPU的优先级判别机构裁决首先响应哪个请求，并在响应线上发出响应信号，被获得响应信号的DMA控制器便可控制总线与主存传送数据。如图示：,四、选择型和多路型DMA控制器,实际中经常采用的DMA控制器芯片有两类：,1、选择型DMA控制器 它在物理上可以连接多个设备，而在逻辑上只允许连接一个设备。即在某一段时间内只能为一个设备服务。其逻辑框图如下：,DMA控制器中有一个设备号寄存器，在预处理时将所选设备的设备号送入设备号寄存器。从预置开始，一直到这个数据块 传送结束，DMA控制器只为所选设备服务。,DMA控制器相当于一个逻辑开关，根据I/O指令来控制此开关与某个设备连接

27、。,2、多路型DMA控制器 多路型DMA不仅在物理上可以连接多个I/O设备，而且在逻辑上也允许这些I/O设备同时工作，各设备以字节交叉方式通过DMA控制器进行数据传送。由于多路型DMA同时要为多个设备服务，因此对应多少个DMA通路（设备），在控制器内部就有多少组寄存器用于存放各自的传送参数。多路型DMA控制器适合于同时为多个慢速设备服务。,例：多路型DMA控制器工作原理示意。如图示，假设有磁盘、磁带、打印机三个设备同时工作。磁盘以30s的间隔向控制器发DMA请求，磁带以45 s的间隔发DMA请求，打印机以150 s的间隔发DMA请求。根据传输速率，磁盘优先权最高，磁带次之，打印机最低，假设DM

28、A控制器每完成一次DMA传送所需的时间是5 s。若采用多路型DMA控制器，请画出DMA控制器服务三个设备的工作时间图。,T2,T3,T4,T5,T6,T7,T8,由图可知，在这种情况下DMA尚有空闲，说明DMA控制器还可以容纳更多设备。,例：如图示为微型机中软盘控制器的系统接口电路，请进行分析说明。,CPU和软盘控制器之间的接口电路包括DMA控制和总线控制两部分。8257DMA控制器提供4个独立的DMA通路。每个通路各有2个16位寄存器（DMA地址寄存器、字节计数寄存器），必须在通路使用前加以预置。,此时8257向软盘控制器发出DACK回答信号，通知软盘控制器开始DMA传输，并发出读/写控制信

29、号，以便软盘控制器从主存被寻址的单元读取一个字节或写入一个字节。,只要软盘控制器保持对DMA的请求，8257将保持对总线的控制，并顺序地重复传送，直到被指定的数据块传送完毕，此时8257给出终止信号TC，通知软盘控制器取消DMA请求，并使HRQ为无效，放弃总线控制权。,习题,一、选择题 1、中断向量地址是：_。A 子程序入口地址 B 中断服务例行程序入口地址 C中断服务例行程序入口地址的指示器 D 中断返回地址 2、为了便于实现多级中断，保存现场信息最有效的办法是采用_。A 通用寄存器 B 堆栈 C 存储器 D 外存,3、发生中断请求的条件是_。A.一条指令执行结束 B.一次 I/O 操作结束

30、 C.机器内部发生故障 D.一次DMA 操作结束 4、在微型机系统中，外围设备通过_与主板的系统总线相连接。A 适配器 B 设备控制器 C 计数器 D 寄存器,二、填空题 1、DMA 控制器按其_结构，分为_型和_型两种。2、DMA技术的出现使得_可通过_直接访问_。3、每一种外设都是在它自己的A_控制下进行工作，而A则通过B._和C._相连并受C 控制。4、在计算机系统中，CPU对外围设备的管理除程序查询方式、程序中断方式外，还有_方式，_方式，和_方式。,5、选择型DMA控制器在_可以连接多个设备，而在_只能允许连接一个设备，适合于连接_设备。6、中断处理需要有中断_，中断_产生，中断_等

31、硬件支持。7、DMA方式采用下面三种方法：_访内；_；_交替访内。8、多路行DMA控制器不仅在_上而且在_上可以连接多个设备，适合于连接_设备。9、通道与CPU分时使用_，实现了_内部数据处理和_并行工作。,三、应用题 1、把外围设备接入计算机系统时，必须解决哪些基本问题？通过什么手段解决这些问题？2、一次程序中断大致分为哪些过程？3、中断控制方式与DMA方式有何异同？4、假定某外设向CPU传送信息最高频率为40K/秒，而相应中断处理程序的执行时间为40s，问该外设是否可采用中断方式工作？为什么？5、今有一磁盘存储器，转速为3000转/分，分8个扇区，每扇区存储1KB。主存与磁盘传送数据的宽度为16位（即每次传送16位）。假如一条指令最长执行时间为30 s，是否可采用在指令结束时响应DMA请求的方案？假如不行，应采用怎样的方案？,6、下图是从实时角度观察到的中断嵌套。试问，这个中断系统可以实现几重中断？并分析图中所示的中断过程。,8、试分析图所示写电流波形属于何种记录方式。,完,