计算机组成原理第5章存储器.ppt

《计算机组成原理第5章存储器.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理第5章存储器.ppt（66页珍藏版）》请在三一办公上搜索。

1、第5章 微型计算机的存储器,【本章提要】本章首先介绍存储器分类、半导体存储器种类及性能指标，进而介绍随机读写存储器的SRAM、DRAM及高速RAM以及只读存储器中的MROM、PROM、ERPOM、EEPROM，Flash工作原理及典型芯片，对新型的铁电随机存储器FRAM及磁性随机存储器MRAM也作了必要的介绍。在介绍内存区域划分、内存层次结构之后，重点讨论了存储器的扩展技术以及CMOS/BIOS/Shadow RAM。【学习目标】半导体存储器种类及性能指标，掌握SRAM、DRAM、MROM、PROM、EPROM、EEPROM、Flash及FRAM的工作原理。了解微机内存区域划分及层次结构，了解

2、864位不同结构的存储器组织，了解内存模块、Cache、虚拟存储器等概念。掌握存储器的扩展技术了解COMS、BIOS/Shadow RAM的含义及功能，掌握对CMOS RAM的读写技术。,第5章 微型计算机的存储器,5.1 存储器概述5.2 易失性随机存取存储器5.3 只读存储器5.4 新型非易失性随机存取存储器5.5 内存区域划分5.6 存储器的扩展与组织5.7 存储器层次结构5.8 CMOSROM BIOS和Shadow RAM,2023/10/18,5.1 存储器概述微机存储器分类,内存（RAM+ROM）：半导体存储器(本章内容)软盘：普通1.44M+可移动100MB 磁盘 硬盘：从10

3、MB几十GB 光盘 CD-R、CD-R/W可擦写光盘(650MB左右）外存 磁光盘MO：高密度、大容量、快速、“无限次”擦写、寿命长、可靠性高、抗干扰强、性价比高（1.3GB几个GB，甚至1TB）,存储器,U盘和移动硬盘（基于USB接口的电子盘）,2023/10/18,5.1.1 半导体存储器分类,2023/10/18,半导体存储器主要指标,1.半导体存储器的存储容量：指每一个存储芯片或模块能够存储的二进制位数。存储器容量=单元数数据位数 存储容量V与m、n之间的关系为：V=2mn2.存取速度存取速度：从CPU给出有效的存储器地址到存储器输出有效数据所需要的时间。内存的存取速度通常以ns为单位

4、。有：时钟周期(TCK)、存取时间(TAC)和 列选通延迟时间(CL)3.带宽存储器的带宽指每秒传输数据总量。带宽=存储器总线频率数据宽度/8（单位：字节/S）,2023/10/18,5.2 易失性随机存取存储器,一、静态随机存储器（SRAM）,2023/10/18,SRAM一般结构,A0,Y译码器,X译码器,存储器逻辑控制,存储体阵列,Ai Ai+1Ai+2Am-1,A0A1A2:Ai-1,OE WE CE,D0D1D2D3:Dn-1,:,:,输出缓冲器,2023/10/18,典型SRAM芯片62V8512,芯片引脚与容量的关系：容量=单元数*位数=2地址线条数*数据线条数对于62V8512

5、：容量=2198位=292108位=512K8位=512KB=4096K位4M位,HM62V8512引脚,2023/10/18,二、DRAM,2023/10/18,DRAM一般结构,特点：外部地址线是内部地址的一半,2023/10/18,DRAM典型芯片,芯片容量=2内部地址线条数*位数=2外部地址线条数*2*位数424256的容量=29*2*4=218*4=256K*4位,424256,2023/10/18,高速RAM,1.EDO DRAM(Extended Data Out)即扩展的数据输出。利用预测地址，可以在当前读写周期中启动下一个存取单元的读写周期，进而从宏观上缩短了地址选择的时间。

6、由于EDO的设计仅适用于数据输出的时候，因此而得名。用于486 及Pentium 产品中。2.SDRAM（Synchronous DRAM同步DRAM）。将CPU和RAM通过一个相同的时钟锁在一起，使得RAM和CPU能够共享一个时钟周期，以相同的速度同步工作。PC-100及现在的PC-133即是。（效率75%，使用最广)100MHz的SDRAM带宽=100MHz*（64/8）=800MB/S3.RDRAM（Rambus DRAM)一种全新有设计，工作速度高达400MHZ，RDRAM使用16位总线，使用时钟上升和下降沿传输数据。（效率85%价格太高，应用不广，如PC600和PC800）400M的

7、RDRAM带宽=400MHz*(16/8)*2=1600MB/S,2023/10/18,高速RAM续,4.DDR DRAM(Double Data Rate DRAM):双倍数据速率SDRAM，在时钟上升和下降沿传输数据，从而得到双倍带宽，同时增加双向数据控制引脚。如PC266100MHz的DDR=100MHz*(64/8)*2=1600MB/S即100MHz的DDR相当于400MHz的RDRAMDDR不足的是效率不高（65%）5.DDR2 DRAM 速度是DDR2的两倍,因此100MHz的DDR2=100MHz*(64/8)*4=3200MB/S6.DDR3 DRAM是DDR2的改进型,工作

8、频率更高,功耗更小,成本更低.,2023/10/18,5.3.1 掩膜ROM（MROM）5.3.2 一次可编程ROM（PROM）5.3.3 紫外线可擦除可编程ROM（EPROM）5.3.4 电可擦除可编程ROM（E2PROM）5.3.5 闪速存储器（Flash Memory）,5.3 只读存储器,2023/10/18,5.3.1 掩膜ROM,原理：掩膜ROM存 储 信 息 是 靠MOS管是否跨接来决定 0、1的，当跨接MOS管，对应位信息为0，当没有跨接（被光刻而去掉），MOS的位置对应的信息为1。,2023/10/18,5.3.2 PROM,原理：PROM是靠存储单元中的熔丝是否熔断决定信息

9、0和1的，当熔丝未断时，信息为1，熔丝烧断时信息记录0。,PROM一次可编程ROM,2023/10/18,5.3.3 EPROM,原理：EPROM是靠FAMOS浮置栅是否积累电荷存储信息0和1的，当浮置栅有足够的电荷积累时，记录的信息为0，没有一定的电荷积累时，信息为1。,EPROM可擦除可编程ROM,2023/10/18,EPROM典型结构,典型芯片,2023/10/18,EPROM典型芯片27512,EPROM主要代表是27系列对于EPROM掌握：1.型号与容量的关系512为512K位=64K*8=64KB再如27128为128K位=32KB2.引脚信号与容量的关系容量=2地址线条数*数据

10、线条数如27512容量=216*8=64KB3.控制信号的含义,2023/10/18,5.3.4 E2PROM,原理：E2PROM是靠VG加正负电压到T2,使T1栅极是否注入足够的电荷来存储信息0和1的，当VG加正电压时使栅极有足够的电荷积累时，记录的信息为0，VG加负电压时让栅极电荷散去，信息为1。,E2PROM电可擦除可编程ROM,T,TR,位线数据线,字线,T1,T2,VG,2023/10/18,5.3.5 Flash,原理：Flash原理类似于E2PROM，当WE加正电压时使T1栅极有足够的电荷积累时，记录的信息为0，WE加负电压时让栅极电荷散去，信息为1。擦除时VPP加高压，T4导通

11、，通过VCC到T3加电压到T1的漏极，使T1的栅极电荷快速散去，达到擦除目的。,Flash闪速存储器,典型芯片,2023/10/18,E2PROM和Flash典型芯片,并行E2PROM典型代表28系列Flash ROM代表典型29系列掌握：1.型号与容量的关系28010和29010为1M位=128K*8=128KB再如28040和29040为4M位=512K*8=512KB2.引脚信号与容量的关系容量=2地址线条数*数据线条数如29010容量=217*8=128KB3.控制信号的含义Vpp,WE,OE,CE等,2023/10/18,5.4 铁电和磁性存储器,传统半导体存储器的缺点：不可能既具有

12、非易失性，又可快速无限多次读写。铁电随机存储器（FRAM=Ferroelectric RAM）和磁性随机存储器（MRAM=Magnetic RAM），解决了传统半导体存储器没有解决的问题。,2023/10/18,5.4.1 铁电存储器 FRAM,核心技术：FRAM的核心技术是铁电晶体材料。这一特殊材料使得铁电存储器同时拥有随机存取存储器(RAM)和非易失性存储产品的特性。工作原理：当一个电场被加到铁电晶体时，中心原子顺着电场的方向在晶体里移动。当原子移动时，它通过一个能量壁垒，从而引起电荷击穿。内部电路感应到电荷击穿并设置存储器。移去电场后，中心原子保持不动，存储器的状态也得以保存。,2023

13、/10/18,典型铁电存储器,FRAM产品有两种基本形式，一种是并行结构，一种是串行结构。并行结构的FRAM与容量相同的SRAM芯片引脚兼容，如FM1808与62256兼容；串行结构的FRAM与同容量的串行E2PROM引脚兼容，如FM24C64与AT24C64兼容。有关网站：http:/,2023/10/18,5.4.2 磁阻式随机存储器MRAM,工作原理：（1）MRAM工作的基本原理与硬盘类似，数据以磁性的方向为依据，存储为0或1。（2）MRAM的磁介质与硬盘有着很大的不同。它的磁密度要大得多，也相当薄，因此产生的自感和阻尼要少得多，这是MRAM速度大大快于硬盘的重要原因。（3）当进行读写操

14、作时，MRAM中的磁极方向控制单元会使用相反的磁力方向，以便能同时进行读写操作，不延误时间，因此速度快。,2023/10/18,5.5 微机内存区域划分,扩展内存,(Extended Memory),高端内存区,(HMA),64KB,扩,保留内存（显示缓存区和ROM区）,384KB,UMB,充,内,存,常规内存,扩展内存,640KB,80286,PII/PIII/P4Core 2,0000A0000H00009FFFFH,000100000H0000FFFFFH,000FFFFFFH,FFFFFFFFFH,8086/8088,保留内存,常规内存,386 486/Pentium,0FFFFFFF

15、FH,000000000H,2023/10/18,5.6 存储器的扩展与组织,1为什么要扩展？任何存储器芯片（RAM和ROM）的容量都是有限的，当实际系统需要更大存储容量时，就必须采用多片现有的存储器芯片构成较大容量的存储器模块，这就是所谓的存储器扩展。2扩展存储器有三种基本方法（1）字扩展：单元数的扩展（地址线增加）（2）位扩展：数据位的扩展（数据线增加）（3）字位全扩展：单元数和位数都扩展,2023/10/18,5.6.1 地址译码,一、地址译码方法1.线译码方式仅用一根高位地址线选择芯片。2.部分译码方式仅用部分高位地址线参与译码。3.全译码方式。所有地址线全部译码工作。,2023/10

16、/18,二、地址译码实现方法,1.门电路译码用TTL或CMOS数字电路实现译码。2.专用译码器译码用专用译码器如2-4/3-8译码器译码。3.用可编程器件PLD译码。利用PLD编程译码。,2023/10/18,常用译码器,416译码器,38译码器,24译码器,38译码器真值表,2023/10/18,例1.门电路译码示例,要求：利用基本门电路产生地址为3E7H的低电平有效的片选信号。分析:3E7H=11 1110 0111B,2023/10/18,不 变 地 址,变 地 址,例2.译码器译码示例,要求：产生地址为250H-257H共8个低电平有效的片选信号。分析：对应的地址关系如下：,2023/

17、10/18,常用PLD器件简介,可利用可编程逻辑器件进行译码，常用的有:PAL（Programmable Array Logic）可编程逻辑阵列（如PAL16R8，PAL 20X10等）GAL（Generic Array Logic）通用逻辑阵列（如GAL16V8，GAL20V8等）EPLD（Erasable Programmable Logic Device）可擦除可编程门阵列CPLD（Complex Programmable Logic Device）复杂可编程门阵列FPGA（Field Programmable Gate Array）现场可编程门阵列等。这些器件可通过软件编程生成各种逻辑

18、及复杂硬件电路，因此可以产生不同译码电路。,2023/10/18,存储器及I/O读写控制信号的产生,2023/10/18,位扩展与字扩展,一、位扩展是用多个存储芯片组成一个整体，使数据位数增加，但单元个数不变。方法：(1)芯片的地址线全部并联且与地址总线相应的地址线连接。(2)片选信号线并联，可以接控制总线中的存储器选择信号，也可以接地址线高位，或接地址译码器的输出端。(3)读写信号并联接到控制总线中的读写控制线上。(4)数据线分高低部分分别与数据总线相应位连接。,2023/10/18,二、字扩展,字扩展：存储单元数的扩展，由于存储单元的个数取决于地址线，而与数据线无关，因此，字扩展实际上就是

19、地址线的扩展，即增加地址线。方法：(1)各芯片的数据线并联且接至数据总线的相应数据线上。(2)芯片本身的地址线并联到地址总线的地址线上（视地址分配情况定），地址总线高位接译码器，译码器输出端接到各个芯片的片选信号。即存储器芯片的片选信号分开，分 别接到地址译码器不同的输出端。(3)读写控制信号与控制总线中相应的信号相连。,2023/10/18,5.6.4 字位全扩展,字位全扩展：将位扩展和字扩展结合起来组成一个存 储器模块，即既增加单元数，又扩大每个单元的数 据位数。方法：（1）计算出组成存储器模块所需总的芯片数（2）进行位扩展（3）将位扩展后的部分作为整体进行字扩展。示 例,2023/10/

20、18,例.字位全扩展示例,用1K4位SRAM构成4K8位的SRAM存储器模块，存储器空间为从08000H开始。解：根据容量知，可采用1K4位的SRAM芯片8片用字位全扩展方法扩展存储器，地址关系如下：,由上表可知，对于扩展的地址线应按照表中的要求，即连接地址线时A19、A18、A17、A16、A14、A13和A12在选中该模块时应为0，而A15为1。为保证这一地址的限制，采用全译码方式，具体连接方法如下页：扩展方法：先两两进行位扩展，然后4组再字扩展。,2023/10/18,最终的存储器组成,(I),(IV),(III),(II),2023/10/18,字位全扩展示例地址,2023/10/18

21、,5.6.5 存储器组织,2.基于8086和80286 16位存储系统,3.基于80386和80486 32位存储系统,4.基于PentiumXCoreX的64位存储系统,存储器组织,1.基于8088的8位存储系统,2023/10/18,一、8位存储器组织基于8088,2023/10/18,二、16位存储器组织基于8086/80286,2023/10/18,三、32存储器组织80386/80486,2023/10/18,四、64位存储器组织PentiumXCore 2 X,i+1为一个位存储体的地址线条数,2023/10/18,扩展示例【例5.4】,【例5.4】设计一个32位存储器系统，使用S

22、RAM，地址范围为00000000H0003FFFFH；使用EPROM。地址范围：FFFC0000HFFFFFFFFH。解：SRAM:00000000H0003FFFFH，因此SRAM容量为40000H256KB；选用4片62512（64K8）来位扩展；EPROM：FFFC0000HFFFFFFFFH，容量也是256KB；选用4片27C512（64K8）来位扩展。SRAM：00000000H0003FFFFH知：A31A18全0；A17A0从全0到全1的变化（其中A1A0隐含在BE0BE3中）。ERPOM：FFFC0000HFFFFFFFFH知：A31A18全1；A17A0从全0到全1的变化。

23、不变地址必须通过逻辑电路在选中存储器时一直保持不变，可变地址接相关存储器芯片。满足要求的存储系统与处理器总线的连接如图5.27所示。,2023/10/18,例图,2023/10/18,5.7 存储器层次结构,5.7.1 概述,2023/10/18,存储器模块简介,采用条式模块的内存称为内存模块，俗称内存条（286以前还有双列直插式内存芯片）。常用存储器模块30线SIMMSIMM:单边接触式存储器模块72线SIMM168线DIMMDIMM:双边接触式存储器模块。PentiumXCore 2X主板采用(64位数据宽度)）184线的RIMM（RDRAM和DDR）RIMM专指RDRAM和DDR SDR

24、AM提供的双边接触式存储器模块，Pentium III之后高档采用。FBDIMM（全缓冲双边接触式存储器模块）,2023/10/18,存储器模块命令方法-1,1.SDRAM内存模块P C X ma b c d d ef gX为时钟频率（MHz）；m为模块类型，U表示Unbuffered，R表示Registered，S表SODIMM；a为tCL（CAS反应时间）；b为最小tRCD（从RAS到CAS的延时时间）；c为最小tRP（预充电所需的时间）；dd为tRC（最小行周期）；e/ee为JEDEC SPD（电子元件工业联合会，内存标准的制定者）的版本；f为所参考的Raw Card类型；g为模块版本号

25、。如:PC133R-333-542-B2,2023/10/18,存储器模块命令方法-2,2.DDR内存模块P CWWWW maa b c d-ef WWWW为带宽（MB/S）；m为模块类型，U表示Unbuffered，R表示Registered，S表SODIMM；aa为tCL（CAS反应时间）；b为最小tRCD（从RAS到CAS的延时时间）；c为最小tRP（预充电所需的时间）；d为JEDEC SPD版本；e为所参考的Raw Card类型；f为模块版本号。,2023/10/18,存储器模块命令方法-3,3.DDR2内存模块P C2-WWWW ma b c-dd-ef WWWW为带宽（MB/S）；

26、m为模块类型，U表示Unbuffered，R表示Registered，S表SODIMM；a为tCL（CAS反应时间）；b为最小tRCD（从RAS到CAS的延时时间）；c为最小tRP（预充电所需的时间）；dd为JEDEC SPD版本；e为所参考的Raw Card类型；f为模块版本号。如P C24300S444-12-C1 该DDR2带宽4300MB/S,SODIMM型,CL=tRP=tRCD=4,1.2JEDEC SPD版本,Raw Card C版本1,2023/10/18,高速缓冲存储器Cache,Cache一般由两部分组成：一部分存放由主存储器来的数据，另一部分存放该数据所在主存储器的地址，

27、因此又把这一部分称作目标地址标记存储器，简称TAG存储器。1数据读取方法Cache的数据读取有三种方法：直接映射法（Direct mapped）、N路集合相关法（N-way set associative）和完全相关法（Fully associative）。2数据写入方法通写：写时更改Cache内容，且更改对应地址主存中的内容。回写：写时仅更改Cache中的数据，速度快。,2023/10/18,直接映射法,含义：内存中多个数据块对应于一个Cache块，但一个数据块只能放到Cache中一个固定的区域,也就是说,内存中任何一块，除非不把它放入Cache，否则就必须放在Cache中指定的块内。一旦放

28、入一个内存块数据,即使Cache块有足够的空间，也不能存放其它内存块的数据。优点：当硬件需要知道某一个内存块是否存在于Cache中时，只要检查它映射的Cache块即可，因此比较节省硬件成本。缺点：降低了Cache的使用率，也降低了整个内存系统的性能。应用范围：由于成本低而广泛应用于外部Cache（主板上的二级Cache）。,2023/10/18,N路集合法（N路相关法）,含义：把Cache分成N个部分，每一部分的大小可以放进数个内存块，而内存中每一块都指定放在Cache中N个部分块的其中一块内，只要这个内存块所映射Cache部分尚有剩余空间，就可以存放对应内存块的数据，当Cache的剩余空间都

29、属于不是要存取的内存块映射部分时，才无法直接将其放入Cache。优点：Cache的使用率以及整个内存系统的性能比直接映射法要好，一般来说，N越大，性能越佳。应用范围：多用于处理器内部Cache。例如：80486：8K的内部Cache采用2路集合相关法Pentium、Pentium Pro：2路集合相关8K指令Cache和4路集合相关8K数据Cache。Pentium II和Pentium III：采用2路集合相关16K指令Cache和4路集合相关16K数据Cache,二级Cache8路相关。P4L1 Cache 4路相关，L2 Cache8路相关,2023/10/18,完全相关法,含义：任何一

30、个内存块都可放到Cache中任何一个块里。因此，只要Cache中有剩余空间，内存块即可存入Cache。优点：采用完全相关法利用率最高。缺点：当硬件需要知道某一个内存块是否存在于Cache时，就必须检查所有的Cache块，大大增加了硬件成本，因此这是最昂贵的一种方法。应用范围：一般应用于更高性能微处理器内部Cache(一级Cache)中。目前还没有使用。,2023/10/18,虚拟存储器（Virtual Memory）简称虚拟内存，是在内存不足的情况下，用硬盘的一部分空间模拟内存的一种虚设内存，并不是真正的内存。但软件可以将其当成一般内存使用，从使用角度看，除了速度比内存慢外，其它与内存没有什么

31、区别。,5.7.4 虚拟内存,2023/10/18,5.8 CMOS/ROM BIOS/SHADOW RAM,5.8.1 CMOS 时钟RAM1.本义：CMOS RAM（简称CMOS）是一种非挥发性随机读写存储器（NVRAMNonvolatile RAM），又称为互补金属氧化物半导体（CMOS）存储器。2.功能：存放系统的各种配置和设置信息。主要信息：系统日期和时间、系统安全特性、能源管理设置、存储设备、键盘和鼠标、I/O地址分配、视频设置及其它可选特性等。,2023/10/18,对CMOS RAM操作,详见CMOS内部地址分配,CMOS在系统中占用两个I/O地址70H：CMOS地址端口地址7

32、1H：CMOS数据端口地址CMOS读写两步骤1.向70H写CMOS地址2.对71H读或写数据,2023/10/18,CMOS内部地址,2023/10/18,CMOS读写实例,根据读写步骤可用两种方法操作1.用汇编语言写小程序段(可嵌入其它程序中):需要定义段等,较麻繁。2.用DEBUG命令(DEBUG中十六进制数不能加H)1)用DEBUG的汇编命令A（需运行）A命令后键入 MOV DX,70MOV AL,07;口地址OUT DX,AL；或OUT 70,ALMOV DX,71 MOV AL,25;25号(日)OUT DX,AL;或OUT 71,AL2)用DEBUG的I/O命令(更简单)O 70,

33、07;对70H端口写CMOS地址07H(口地址)O 71,25;对71H端口写数据25日例如:CMOS口令忘记了,要清除口令,方法在DEBUG中:O 70,10O 71,88QUIT退出DEBUG后重新启动机器,系统将自动进入CMOS设置状态,2023/10/18,5.8.2 ROM BIOS,1.含义:ROM BIOS即基本输入/输出系统（BIOSBasic Input/Output System）。ROM BIOS是指固化到只读存储器中的软件程序模块即基本输入/输出系统程序模块，有时称为固件。2.作用:BIOS的主要功能就是对系统硬件进行测试和CMOS所有参数的设置，包括：基本参数设置（包

34、括系统时钟、显示器类型、启动时对自检错误处理的方式等）、磁盘驱动器设置、键盘参数设置、存储器测试设置、Cache存储器设置、ROM Shadow设置、安全设置、总线周期参数设置、电源管理设置、PCI局部总线参数设置、板上集成接口设置以及其它参数设置等。3.说明:Pentium之前用EPROM，Pentium 之后用Flash存BIOS程序。,2023/10/18,ROM BIOS的组成,BIOS程序主要分为三部分。自检及初始化程序测试计算机工作状态是否良好。在开机到计算机开始工作之间会产生延迟，有时把它称作加电自检（POST）。这部分包括系统建立、加电自检、初始化以及磁盘自举等。ROM BIOS例程:系统启动后的主体。系统参数设置:设置系统的参数并存入CMOS中。,2023/10/18,5.8.3 Shadow RAM,1.含义：影子内存即Shadow RAM的内容是ROM BIOS的“影子”。2.功能:用来存放各种ROM BIOS的内容，或者说Shadow RAM中的内容是ROM BIOS的拷贝。3.影子内存地址分配,2023/10/18,本章作业,习题5.2，5.3，5.4，5.6，5,9习题5.10，5.11，5.14，5.16习题5.17，5.21，5.23,完,