计算机组成原理 第3章 存储系统.ppt

《计算机组成原理 第3章 存储系统.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理 第3章 存储系统.ppt（40页珍藏版）》请在三一办公上搜索。

1、计算机组成原理,第3章 存储系统,3.1 存储器概述,存储器分类 按存储介质分半导体存储器、磁表面存储器。按存取方式分随机存储器、顺序存储器。按存储器的读写功能分只读存储器（ROM）、随机读写存储器（RAM）。按信息的可保存性分断电后信息即消失的存储器，称为非永久记忆的存储器、断电后仍能保存信息的存储器称为永久性记忆的存储器。按照在计算机系统中的作用分主存储器、辅助存储器、高速缓冲存储器、控制存储器等,3.1 存储器概述,存储器分级结构 三级存储体系,3.1 存储器概述,三级存储体系Cache它是计算机系统中的一个高速小客量半导体存储。在计算机中，为了提高计算机的处理速度，利用Cache来高速

2、存取指令和数据。和主存储器相比，它的存取速度快，但存储容量小。主存储器简称主存，是计算机系统的主要存储器，用来存放计算机运行期间的大量程序和数据。它能和cache交换数据和指令。主存储器由MOS半导体存储器组成。外存储器是大容量辅助存储器、目前主要使用磁盘存储器、磁带存储器和光盘存储器外存的特点是存储容量大，位成本低，通常用来存放系统程序和大型数据文件及数据库。,3.1 存储器概述,主存技术指标 字存储单元：存放一个机器字的存储单元字地址：字存储单元的单元地址叫。而，称为字节存储单元：存放一个字节的单元字节地址：字节的元的地址按字寻址的计算机：计算机中可编址的最小单位是字存储单元按字节寻址的计

3、算机：计算机中可编址的最小单位是字节存储容量：在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。存储容量常用字数或字节数（B）来表示。存储容量这一概念反映了存储空间的大小存取时间又称存储器访问时间。是指从启动一次存储器操作到完成这操作所经历的时间。具体讲，从一次读操作命令发出到该操作完成，将数据读人数据缓冲寄存器为止所经历的时间，即为存储器存取时间。存储周期是指连续启动两次读操作所需间隔的最小时间。通常，存储周期略大于存取时间，其时间单位为us。存储器带宽：是单位时间里存储器所存取的信息量，通常以位秒或字节秒做度量单位，带宽是衡量数据传输速率的重要技术指标。存取时间、存储周期、存

4、储器带宽都反映了主存的速度指标。,3.2 随机读写存储器(RAM),3.2.1 SRAM存储器(静态RAM)基本二进制存储单元（六管静态MOS存储单元）,3.2随机读写存储器(RAM),定义：逻辑1：A点高电平(B点低电平)逻辑0：A点低电平(B点高电平)T3、T4为负载管；T1、T2为工作管；T5、T6为X地址控制管；T7、T8为Y地址控制管。写操作：写1：1)，X线、Y线加高电平，使得T5、T6、T7、T8导通。2）I/O线加高电平，I/O非线加低电平使得A点高电平，B点低电平；3）此时T1截止，T2导通；4）X线、Y线高电平停止，T5、T6、T7、T8截止；5）进入稳定状态，A点高电平，

5、存1写0操作类似。读操作：1）X线、Y线加高电平，T5、T6、T7、T8导通；2）I/O线有电流输出则为1；反之I/O非线有电流输出，即为0。,3.2随机读写存储器(RAM),3.2.1.2 SRAM的组成,3.2随机读写存储器(RAM),3.2.1.2 SRAM的组成1）存储体存储单元的集合，排成矩阵；2）地址译码器用于选择存储单元，一般采用双译码方式，分成X方向和Y方向两个译码器；3）驱动器提高X选择线或Y选择线的驱动功率；4）I/O电路数据总线和存储单元之间，控制被选中单元读出或写入，具有放大信号的功能；5）片选控制与读/写电路6）输出驱动电路控制与数据总线的输入输出。,3.2随机读写存

6、储器(RAM),3.2.1.3 SRAM的读写周期读周期,3.2随机读写存储器(RAM),3.2.1.3 SRAM的读写周期读周期(i)地址有效(ii)片选有效(iii)数据输出(iv)片选禁止，数据输出维持(v)地址信号停止,3.2随机读写存储器(RAM),3.2.1.3 SRAM的读写周期 写周期,3.2随机读写存储器(RAM),3.2.1.3 SRAM的读写周期 写周期(i)地址有效(ii)片选、写信号有效(iii)数据总线清空(iv)数据写入(v)片选、写信号禁止，数据写入结束，数据总线内容维持(vi)地址信号停止,3.2随机读写存储器(RAM),3.2.2 DRAM存储器(动态RAM

7、)3.2.2.1 DRAM的基本二进制存储单元四管动态存储单元、单管动态存储单元教材p71，图3.6,3.2随机读写存储器(RAM),3.2.2 DRAM存储器(动态RAM)3.2.2.1 DRAM的基本二进制存储单元四管动态存储单元、单管动态存储单元教材p71，图3.6,3.2随机读写存储器(RAM),3.2.2 DRAM存储器(动态RAM)3.2.2.2 DRAM芯片实例,3.2随机读写存储器(RAM),3.2.2 DRAM存储器(动态RAM)3.2.2.2 DRAM芯片实例与SRAM相比，多了行、列地址锁存器和CAS、RAS(行列地址有效，低电平有效)信号，用于控制行列地址分别译码。所以

8、读写期间地址可以变化。,3.2随机读写存储器(RAM),3.2.2.3 DRAM读周期,3.2随机读写存储器(RAM),3.2.2.3 DRAM读周期(i)行地址到，RAS有效(标志读周期开始)，读有效(ii)列地址到，CAS有效(iii)地址信号无效，允许ABUS发生变化(iv)输出准备、数据输出；(v)RAS无效、CAS无效、读信号无效，数据输出维持,3.2随机读写存储器(RAM),3.2.2.4 DRAM写周期,3.2随机读写存储器(RAM),3.2.2.4 DRAM写周期(i)行地址到，RAS有效(写周期开始)，写信号有效(ii)列地址到，写入数据准备(iii)CAS有效(iv)数据写

9、入(v)写信号无效，RAS无效、CAS无效,3.2随机读写存储器(RAM),3.2.2.5 DRAM刷新周期,3.2随机读写存储器(RAM),3.2.2.5 DRAM刷新周期(i)刷新地址到并保持(ii)CAS高电平(iii)RAS有效，开始刷新；每次刷新一行(iv)RAS无效、CAS无效、刷新地址无效。,3.2随机读写存储器(RAM),3.2.3 DRAM的刷新刷新周期从上一对整个存储器刷新结束到下一次对整个存储器刷新一遍为止的时间。,3.2随机读写存储器(RAM),3.2.3 DRAM的刷新集中式刷新 刷新时间内不能进行读写操作，故称其为死时间采用这种方式的整个存储器的平均读写周期，与单个

10、存储器片的读写工作所需的周期相差不多，所以这种刷新方式较适用于高速存储器。,3.2随机读写存储器(RAM),3.2.3 DRAM的刷新分散式刷新 整个系统的速度降低了在这种情况下，只需128us就可将全部存储单元刷新一遍，这比允许的间隔2ms要短得多。当然，在分散式刷新方式下，不存在有停止读写操作的死时间。,3.2随机读写存储器(RAM),3.2.3 DRAM的刷新异步式刷新 是前两种方式的结合，例如 2ms内分散地把 128行刷新一遍：2000us12815.5us，即每隔15.5us刷新一行。,3.2随机读写存储器(RAM),3.2.3 DRAM的刷新标准刷新操作 1）只用RAS信号的刷新

11、：只用RAS信号来控制刷新，CAS信号不动作。这种方法消耗的电流小，但是需要外部刷新地址计数器。2）CAS在RAS之前的刷新：利用CAS信号比RAS信号提前动作来实现刷新。这是因为在DRAM器件内部具有刷新地址计数器，每一刷新周期自动将这个地址计数器加1，故不需要外加的刷新地址计数器。目前256K位以上的DRAM片子通常都具有这种刷新功能。,3.2随机读写存储器(RAM),存储器控制电路,3.2随机读写存储器(RAM),存储器控制电路1.地址多路开关由于要向DRAM片子分时送出行地址和列地址，在刷新时又需要提供刷新地址，所以必须由多路开关进行选择。2.刷新定时器例如1M位DRAM片子，要求8m

12、s内刷新 512次，即提供 512个刷新地址。定时电路用来提供刷新请求3.刷新地址计数器只RAS信号的刷新操作，需要提供刷新地址计数器。对于1M位的DRAM片子，需要512个地址，故要求刷新地址计数器9位。但是目前256K位以L的DRAM片子多数在内部具有刷新地址计数器，可采用CAS在RAS之前的刷新方式。此时DRAM控制器中的刷新地址计数器就无必要。4.仲裁电路来自CPU的访问存储器的请求和来自刷新定时器的刷新请求同时产生，要由仲裁电路对二者的优先权进行裁定5.定时发生器提供行地址选通信号RAS、列地址选通信号CAS写信号WE，以满足存储器进行访问和对DRAM片子进行刷新的要求。,3.3只读

13、存储器(ROM),3.3.1 ROM1 分类掩膜式ROM、一次性写入的PROM、可擦写的EPROM、电擦写的EEPROM 2 EPROM基本存储电路紫外线照射使得浮空晶栅的电贺形成光电流泄漏，使电路恢复起始状态，将写入的0擦去。重写后可以继续使用。,3.3只读存储器(ROM),3.3.1 ROM3 EPROM实例2716,3.3只读存储器(ROM),3.3.1 ROM4 2716读周期,3.2只读存储器(ROM),3.3.1 ROM5 2716后备周期减小功耗，在PD/PGM端输入高电平使EPROM输出端高阻。如果将CS与PD/PGM连在一起，那么没有访问时就出于后备状态。,3.3只读存储器(

14、ROM),闪速存储器 1 特点是一种全新的非易失性的读写半导体存储器闪速存储器的存储元电路是在CMOS单晶体管EPROM存储元基础上制造的，因此它具有非易失性。不同的是，EPROM通过紫外光照射进行擦除，而闪速存储器则是在EPROM沟道氧化物处理工艺中特别实施了电擦除和编程次数能力的设计。固有的非易失性：闪速存储器具有可靠的非易失性，它是一种理想的存储器。廉价的高密度：相同存储器容量的闪速存储器和DRAM相比，位成本基本相近，但闪速存储器节省了后援存储器（磁盘）的额外存储器和DRAM费用和空间。可直接执行：闪速存储器直接与CPU连接，使CPU实现了无等待时间，用户可充分享受程序和文件的高速存取

15、。固态性能：闪速存储器是一种低功耗、高密度风没有机电移动装置的半导体技术因而特别适合于便携式等微型计算机系统使它成为替代磁盘的一种理想工具。,3.3只读存储器(ROM),闪速存储器2 闪速存储器的逻辑结构,3.3只读存储器(ROM),存储器扩展1 字扩展 位数不变，扩展容量。如：将16K8扩展到64K8。,3.3只读存储器(ROM),存储器扩展2 位扩展 容量不变，扩展位数。如从8K1扩展到8K8。,3.3只读存储器(ROM),存储器扩展3 字位扩展 既扩展位数也扩展容量。例子：扩展的关键问题：1）芯片选择：选择容量最接近的芯片2）片选信号的译码：地址线高位译码成片选信号。3）读写信号的连接：RAM芯片公用一个读写信号，ROM无读写信号。,3.3只读存储器(ROM),存储器扩展,