数模混合信号电路设计.ppt

《数模混合信号电路设计.ppt》由会员分享，可在线阅读，更多相关《数模混合信号电路设计.ppt（150页珍藏版）》请在三一办公上搜索。

1、数模混合信号集成电路设计第三讲 ADC,华侨大学电子与信息工程学院电子工程系杨骁 凌朝东,Analog-To-Digital,自然所有的界物理量如声音、光、温度等都是以模拟信号的形式存在,随着现代集成电路器件尺寸不断减小，速度不断加快，集成度不断提高，廉价、高速的数字集成电路大量出现,这些数字集成电路能够完成相当复杂的数字信号处理任务,数字信号处理技术具有更多的优势：便于传输、计算、存储等优点.一般都采用把复杂的信号处理任务放在数字域来完成，从而降低整个系统的设计难度、成本和功耗。,A/D和D/A是连接模拟和数字的桥梁,ADC/DAC,常见的ADC,全并行Flash ADC,逐次逼近(Succ

2、essive Approximation)ADC,流水线(Pipelined)ADC,Sigma Delta ADC,折叠(Folding)ADC,两步型(Two-Step Flash)ADC,内插型(Interpolating)ADC,算法(Algorithmic)ADC,常见的模数转换器结构,精度与速度的折衷,在数据采集系统中存在两种信号：,模拟信号,数字信号,信号种类,被采集物理量的电信号。,计算机运算、处理的信息。,模拟信号的数字化处理（ADC基本过程）,ADC包括两个过程：,1、采样（时间离散化）2、量化（幅度离散化）,采样过程（时间离散化）,采样过程即把连续时间离散化，这一过程必须

3、满足奈奎斯特采样定理，即采样频率必须大于2倍的奈奎斯特频率。如果不满足采样定理，采样过程就会产生信号频谱的混叠。为了避免信号频谱的混叠，信号在采样前必须通过一个抗混叠滤波器，把信号变为一个带限信号。这个过程可逆。,量化（幅度离散化）,量化过程就是把模拟信号的连续幅值离散化，用有限的数字去表示模拟信号幅值的大小。量化过程是不可逆的，经过量化得到的数字信号不可能不失真地恢复到原来信号，它必定要引入一定的误差，称之为量化误差或量化噪声。,冲激串抽样,=,当 时,*,=,当 时,从频谱图可以看出：要使各频移不重叠，抽样频率s2m，m 为f(t)的频谱F(j)的最高频率。否则，s 2m，抽样信号的频谱会

4、出现混叠。,根据频域卷积定理：,信号重建,采样信号处理中的混叠现象（时域解释）,信号频率与采样时钟频率的关系,采样系统无法区分 fsignal 以及 nfsamplefsignal 的信号,例：采样时钟为6MHz，则用该时钟采样1MHz和7MHz的信号结果一样，用该采样结果无法恢复出原始信号,混叠的频域解释,混叠：的信号被折叠进fsample/2的信号带宽内乃奎斯特采样定理：若fsample2fsig_max，则不会发生混叠,采样后：,采样前：,混叠现象的解决措施,抗混叠（anti-aliasing）滤波器,若fsig_max=1/2(fsample)，极限情况，则要求抗混叠滤波器具有“砖墙”

5、特性 过采样可以降低滤波器的要求！,实际抗混叠滤波器特性,量化,量化过程把模拟信号的连续幅值离散化，用有限的数字去表示模拟信号幅值的大小。量化过程是不可逆的，经过量化得到的数字信号不可能不失真地恢复原信号，它必定要引入量化误差或量化噪声。根据量化过程中量化器的输入与输出的关系，可分为均匀量化和非均匀量化，大多数模数转换器采用均匀量化器。,量化误差的定义,量化误差：模拟输入与数字输出经过理想DAC之后的差值，也称为余量电压或量化噪声,量化误差曲线,斜坡信号输入,也称为余量曲线,正弦信号输入,ADC一些基本概念,表示能够分辨的最小输入模拟量,表示相邻的数字输出量之间的间隔，量化台阶,理想ADC位数

6、与量化台阶数M的关系：,3bit 则有7个量化台阶数,量化器的量化误差在0/2之间变化,量化噪声,假设量化误差为加性白噪声后，可以得到其统计参数：均值m及方差2。均值m表示了量化噪声的直流分量，方差2则表示了除去直流分量后，量化噪声的平均功率。,如果量化噪声为白噪声，则其概率密度函数如图 所示，其代数表达式为：,量化噪声概率密度函数,量化噪声en的概率密度函数（PDF）,通常可认为量化噪声为-D/2,D/2内的均匀分布其均值为0：方差为：,即量化噪声的功率,理想ADC的SNR,若输入信号为峰峰幅值等于2A（幅值为A）的正弦信号，要使量化器不发生过载，则A的最大值为VFS/2，输入信号的平均功率

7、为：,则量化器理论上能得到的最大信号噪声比为,量化器每增加一位，其SNR增加大约6dB。,ADC的动态范围,假定电路噪声量化噪声,则动态范围定义为也可以用电压来近似由于实际噪声以及ADC的非理想特性，达不到最大的动态范围,ADC性能指标,ADC性能指标:静态性能指标和动态性能指标？静态性能指标(Static Specifications)：静态参数主要表征 ADC在静态不变的测试环境下的性能表现，测试时所加的测试信号在ADC转换时刻保持不变。有时又称为 DC性能。动态性能指标：主要表征 ADC在动态变化的环境下的性能表现，测试时所加测试信号是时间的函数，测试信号在ADC转换时刻是变化的。,静态

8、性能指标,静态性能指标？：失调误差满幅度误差增益误差微分非线性(Differential Nonlinearity,DNL)积分非线性(Integrated Nonlinearity,INL),静态性能指标,失调误差(Offset Error):,失调误差,定义：实测的转换曲线第一个转折点处的输入电压-1/2 LSB转折点处的输入电压1+3/4LSB,举例：失调误差的影响,若12位的ADC，满刻度电压为2.5V，则最小分辨率1LSB=2.5/4096=0.61mv;1、假设失调误差为+8mv=13LSB,为了得到正确的结果必须每次转换后减去13LSB作为补偿失调误差；实际上此时满量程变为了2.

9、5*（409613）/4096,输入范围或动态范围减小了；但是精度没有变化；,满幅度误差,定义：实测的转换曲线最后一个转折点处的输入电压+1/2LSB与理想的满幅度电压之差转折点处5+3/4LSB,静态性能指标,增益误差(Gain Error):满量程误差减去失调误差。,增益误差的影响,对于12位ADC，若满量程输入电压时，得到的转换输出为4050,而非理想的4096，这说明有46LSB的负增益误差，这说明高端的46码无法利用，减小了动态范围；,失调和满幅度误差的结合,失调、满幅度误差以及增益误差很容易用后续的数字信号处理消除，影响不大重要是的DNL和INL测量INL和DNL时需要去除失调和满

10、幅度误差的影响，所以连接实测的两个端点代替理想的转换特性,静态性能指标,微分非线性(Differential Nonlinearity,DNL):理想 条件下，模数器件相邻两个数据之间，模拟量的差值都是一样的。但实际上，相邻两刻度之间的间距不可能都是相等的。DNL定义为：相邻两个转换点之间的距离与理想值的最大偏差。DNL的具体数值依赖于具体的输出码字，如果不指定具体的码字而衡量整个模数转换器的微分非线性误差指标，则所指为所有微分非线性误差中最大的一个。,存在失码和非单调性时的DNL,存在失码时，DNL为最小值-1（DNL不可能小于-1）转换特性存在非单调性时：|DNL|1,举例说明,对于|DN

11、L|4LSB的16位ADC，只能相当于14位无丢码ADC;,微分非线性DNL,DNL定义：实际码的宽度与1LSB（D）之差方法：连接两个端点，得出理想的转换特性去除失调、满幅度误差测DNL,DNL的几点说明,理想情况下，每个码相差D，所以每个码处的DNL=0；测DNL前，需要先消除失调和增益误差DNLk是个向量，表示各个码处的DNL测试时，通常需要报告每个码的DNL，若只给一个值，则是最大值,DNL计算举例,理想3位ADCLSB=0.1，VFS=0.8V失调为0.02-0.05=-0.03V表示为-0.03/0.1=-0.03LSB满幅度误差为0.68-0.65=0.03V表示为0.03/0.

12、1=0.03LSB消除失调和满幅度误差后，重新计算LSBLSB=(0.68-0.02)/(2N-2)=0.11,算出每个码的宽度相邻转折电压之差不需计算码“0”的宽度计算出DNL,算出每个码的宽度相邻转折电压之差不需计算码“0”的宽度计算出DNL,最大DNL为0.64LSB,静态性能指标,积分非线性(Integral Nonlinearity,INL):ADC的实际转换曲线与理想转换曲线之间的偏差。积分非线性表示了ADC器件在所有的数值点上对应的模拟值和真实值之间误差最大的那一点的误差值，也就是输出数值偏离线性最大的距离。（LSB）。INL是DNL误差的数学积分。,积分非线性,积分非线性(IN

13、L)为微分非线性DNL的积分，它表明实际测量的转换函数与理想转换函数值差多远。,举例：,一个具有4LSB的INL的12位ADC，最多只能提供10位精度；,ADC的积分非线性(INL),INL定义：实际码转折点电压与理想转折点电压之差方法：连接两个端点去除失调、满幅度得出理想的转换特性测INL,求INL的方法,方法1：用上述方法直接测量求解，码m的INL为方法2：根据DNL计算INL可以证明：INL是DNL的累加和,求解INL的例子,静态性能指标,总之，非线性微分和积分是指代码转换与理想状态之间的差异。微分非线性(DNL)主要是代码步距与理论步距之差，而积分非线性(INL)则关注所有代码非线性误

14、差的累计效应。从整个输出代码来看，每个输入电压代码步距差异累积起来以后和理想值相比会产生一个总差异，这个差异就积分是非线性误差。,ADC DNL和INL的测试,方法1：微调输入电压测出转折点,I1和i2很小，而电容很大，所以可以微调ADC的输入用高精度的数字电压表测出转折时的电压根据各个码的转折电压计算INL和DNL,缺点：精度受到ADC回踢噪声的影响，测量效率低，不适宜大量生产,方法2：码密度直方图法（统计法）,输入一个已知PDF的信号缓慢变化的斜坡正弦信号测量ADC输出信号的PDF概率分布密度根据测得的PDF与期望的PDF 的差异来计算INL和DNL,斜坡输入的码密度直方图法,斜坡信号斜率

15、的确定：假定：fs=100KHz，Ts=10us1LSB=10mV100点/LSB 则：每个码，斜坡信号经历1ms斜率为10mV/1ms,3位ADC的码密度直方图,理想情况：实际情况：,根据直方图计算出DNL,第一步：去除两端的立柱第二步：计算平均值第三步：归一化第四步：归一化值-1，得出DNL第五步根据DNL计算出INL,斜坡输入的码密度直方图测试,测试精度可以通过调整斜坡信号斜率来实现测试高精度ADC时，这种方法效率很低 例如16位ADC、每个码测100点，采样频率为100KHz，则时长为:斜坡信号输入法，通常只能测810的ADC解决措施：用正弦信号输入,正弦输入的码密度直方图测试,用正弦

16、效率高，且可一次测量DNL、INL和动态特性理想正弦的码密度直方图：浴盆曲线正弦峰值处点最多，过零处点少,动态指标的意义,静态特性INL和DNL不能反映ADC抑制噪声的特性以及信号频率对性能的影响动态特性：SNR、SNDR、SFDR测试方法：输入一个理想正弦波，对ADC的转换结果进行DFT分析，得出动态特性,DFT分析,DFT：输入为N个等时间间隔的转换结果（间隔为1/fs）输出为0fs之间的N条等间距的频率谱线，间距为fs/N，且关于fs/2对称若N=2k，可以用FFT快速算法计算DFT理想正弦信号的DFT为单线谱：只有正弦频率处有输出，其余谱线为0,时域取值为整数周期的影响频谱泄漏,整周期

17、，输出为单根直线,非整周期，输出频谱泄漏不是ADC性能的反映，必须杜绝,理想正弦输入,频谱泄漏的原因,DFT计算：有限长序列周期沿拓实现无限长序列，若非整周期造成信号失真,频谱泄漏的解决方法,方法1：相干采样，使输入信号频率与采样频率关联，严格保证整周期fs采样频率；fin-输入信号频率N-FFT分析的点数（4096、8192、）M-fin的周期数例：fs=40M，N=1024，M=89,fin=3.4765625MHz常用在仿真中，可以精确地设置输入信号频率实际测试时，受到信号源频率精度的限制,难以保证整周期,频谱泄漏的解决方法,方法2：对时域序列加窗处理（Hanning）测试常用方法，点数

18、越多越精确,实际ADC的频谱,信号直流分量谐波失真噪声,ADC动态性能指标,信噪比(Signal-to-Noise-Ratio,SNR)：信号功率与指定信号带宽内除去谐波之后的所有噪声功率之比，一般用 dB来表示。SNR与输入信号的幅度和频率有关，并随着输入信号幅值减小而减小。信号噪声谐波失真比(Signal-to-Noise-Plus-Distortion Ratio，SNDR)：信号功率与指定信号带宽内所有噪声功率(包括谐波分量)之比。它测量的是输出信号所有传递函数非线性加上系统所有噪声(量化、抖动和假频)的累积效果。与SNR相比，SNDR隐含地表示了电路的非线性失真问题。理想的ADC的S

19、NR与SNDR相等，等于SNR=SNDR=6.02B+1.76dB。系统内部噪声会SNR小于理论值，可能造成误差的原因包括：器件量化误差、器件内部噪声和非线性噪声。,ADC动态性能指标,动态性能指标无杂散动态范围(Spurius-Free Dynamic Rage，SFDR)：信号功率与指定信号带宽内最大噪声功率之比，一般最大噪声为谐波信号，所以有时也定义为信号功率与指定信号带宽内最大谐波功率之比。杂波通常产生于各谐波中(虽然并不总是这样)，它表示器件输入和输出之间的非线性。在频域中，SFDR是衡量线性特性的有效方法。,ADC动态性能指标,动态性能指标总谐波失真(Total Harmonic

20、Distortion，THD)：信号功率与所有谐波分量功率和之比，在实际计算时，只计算前几次的谐波分量(一般为前6次谐波)，而忽略高次谐波分量。,ADC动态性能指标,动态性能指标有效位数(Effective Number of Bits,ENOB)：有效位数ENOB是在ADC器件信噪比基础上计算出来的，它将传输信号质量转换为等效比特分辨率。通过使用快速傅立叶变换（FFT）算法来计算离散傅立叶变换（DFT），制造商可以测量ADC模块的SNDR，并用其来计算有效位数（ENOB）:,ADC动态性能指标,ADC动态性能指标,Datasheet中所指的16 bit是 ADC输出的位数(而不是ADC的有效

21、位数ENOB),一般而言，它指无丢码（No Missing Codes)精度。无丢码：当输入信号电压ADC满刻度输入范围内扫描（即从最小值到最大值逐渐变化），所有可能的数字码都将在ADC的输出出现。,ADC动态性能指标,动态性能指标优良指数(Figure of Merit，FoM)：衡量不同带宽和精度ADC在功耗方面的性能，功率效率。,各种ADC结构的速度和精度,Flash ADC,。,并行结构，高速转换，可达GHz结构复杂，共需要2N-1个比较器输入寄生电容大，（2N-1）个比较器的输入电容,FLASH ADC 精度对设计的影响,温度码到二进制码电路,气泡问题,Flash ADC,量化器中比

22、较器的输出信号为温度码，所以需要译码电路来实现温度码到二进制码的转换。实现温度码到二进制码转换的译码电路有多种类型，如ROM译码器，Wallace Tree译码器，FAT Tree 译码器，多路开关(multiplexer)译码器。,气泡的影响,常见的温度码译码电路,温度码到二进制码电路,气泡问题,温度码到二进制码电路,气泡问题,防气泡的译码器,温度码到二进制码电路,比较器亚稳态问题,温度码到二进制码电路,Gray编码,温度码到二进制码电路,格雷码的使用，不但能够抑制亚稳态带来的问题，还可以减小气泡的影响，当气泡的数量增加时，格雷码的输入仍然与无气泡时温度码对应的格雷值，从而可得到合理近,流水

23、线ADC,原理，由多个低精度的转换级级联转换，获得高精度的输出结果每个时钟输出一次转换结果，但存在一定延迟流水线的优势：可以用数字技术校正多种ADC中的非线性误差,流水线ADC的延迟,流水线各级的输出对齐,用锁存器延时实现各级的数据对准,Pipelined ADC,通常，流水线模数转换器主要包括最前端采样保持电路，各级子ADC,最后一级flash ADC，时间对齐模块和数字校正电路。,Pipelined ADC,每级的子ADC结构相同，它由内部采样保持电路，低分辨率的子模数转换器(Sub-ADC)，子数模转换器(Sub-DAC)，余量增益放大器等组成。,在每一级ADC中，模拟输入信号被该级的子

24、模数转换器量化成N位数据输出，再通过数模转换器将其转化成模拟信号，然后与保持到的模拟输入信号相减，得到余量。为了使各级输入信号的范围一致，余量需要放大2N倍，然后送入下一级进行同样的转换。,每一级的理想输出特性,级间放大器使每级相同的电压范围,完整的单级电路,本级转换2位级间增益为22,2位/级的流水线ADC中的一级的结构与误差,每级内部的子ADC会产生失调误差和非线性误差，尤其是比较器的失调电压；每级的子DAC会产生非线性误差.流水线中级与级之间会产生失调误差，2M(M为每一级子ADC的位数)放大器存在增益误差,理想输出特性,子ADC和子DAC有误差时的输出特性,子ADC误差:比较器失调使得

25、余量电压超出下级转换范围：失码,子DAC误差,1.5位/级的结构实现2位/级的冗余,在两位两级的基础上，减少一个比较器，并且将电平移动1/4Vref，级间增益降为2 比较器的失调可以允许为Vref/4,1.5位/级的结构,带冗余的流水线ADC输出结果的校正,例：1.5位/级，共6级 校正后输出7位,移位叠加,主要内容,CMOS采样电路开关的导通电阻引入的非理想性开关的时钟馈通和电荷注入采样保持器结构,理想采样保持电路,准确名称：跟踪保持（track and hold）,实际采样保持电路的问题,开关导通电阻引入的非理想性导通电阻引入噪声导通电阻限制了带宽，限制转换速度导通电阻是输入信号的函数，存

26、在非线性，造成SFDR降低开关的电荷注入和时钟馈通,问题1：kT/C噪声,导通电阻与电容C形成低通滤波器，产生的输出噪声功率为kT/C（与电阻大小无关），在高精度ADC中有较大影响要求：kT/C量化噪声功率由此，可根据转换精度确定采样电容的大小,采样电容与转换精度的关系,电容面积限制了乃奎斯特率ADC精度的提高过采样ADC可以降低对电容面积的要求,问题2：导通电阻对速度的影响,导通电阻和采样电容确定了时间常数输出电压稳定到误差小于1LSB需要一定的时间，由此可确定最高采样频率,导通电阻确定,速度、精度和电容都要求低导通电阻,开关的导通电阻（线性区工作）,电阻不为常数：信号越大，导通电阻越大引入

27、非线性,增加采样时间可降低电阻引入的非线性,HD2=-69.5dBFSHD3=-76.3,ADC的SFDR优化措施,SFDR对采样的非线性很敏感解决措施：增大开关尺寸，降低电阻增加了开关的电荷注入增加了漏源的非线性结电容，引入其他非线性互补开关使VGS恒定并最大化,措施1：互补CMOS开关,NMOS管和PMOS管导通电阻,措施1：互补CMOS开关,互补开关在电源电压较高时，能显著改善开关性能低电源电压使工作范围减小,互补CMOS开关,由于互补开关不同时断开所引起的失真,措施2：Boot开关实现恒定VGS采样,基本思想,开关导通时，栅电压VG为VDD+Vin使VGS始终等于VDD降低了导通电阻，

28、并去除了非线性,实用的Boost开关电路,VDD倍增电路,VDD倍增,C1、C2下极板的电压0VDD变化上极板电压VDD2VDD变化,恒定VGS的实现,主要内容,CMOS采样电路开关的导通电阻引入的非理想性开关的时钟馈通和电荷注入采样保持器结构,在开关断开的瞬间，在MOS器件工作时有三种机制会产生误差:1、沟道电荷注入 2、时钟馈通 3、KTC噪声,沟道电荷注入,一个MOSFET处于导通状态时，二氧化硅与硅的界面必然存在沟道。假设输入信号为vin,反型层中的总电荷可以表示为：当开关断开后，会通过源端和漏端流出，这种现象就称为“沟道电荷注入”。,沟道电荷注入,注入到左边的电荷被输入信号源吸收，不

29、会产生误差。但是，注入到右边的电荷被沉积在上，这就给存储在采样电容上的电压值带来误差。假设的一半电荷注入到了电容上，产生的误差就等于,沟道电荷注入,NMOS开关的误差在输出端以一个负的“台阶”出现。我们注意到，此误差正比于WLCOX，并且反比于 CH.,沟道电荷注入,注入电荷是如何影响精度的呢？假设所有电荷都注入到采样电容上，可以得到输出采样电压为,沟道电荷注入,输出是通过两方面的影响使其偏离理想值：非单位增益，WLCOXCH；固确定的失调电压WLCOX（VDDVTH）CH换句话说，由于假设沟道电荷是输入电压的线性函数，因此，电路只表现出增益误差和直流失调。,沟道电荷注入,在前面的讨论中，默认

30、VTH为常数。但是，对于NMOS开关（在n阱工艺中），体效应是必须考虑的，由此得出，Vth与Vin的非线性关系在输入/输出特性中产生了非线性,沟道电荷注入,综上所述，在MOS采样电路中电荷注入产生了三种误差：增益误差，直流失调和非线性误差。在许多应用中，前两项误差可以允许或修正，但最后一项则不能。,时钟馈通,除了沟道电荷注入，MOS开关还会通过其栅漏或栅源交叠电容将时钟跳变耦合到采样电容上。如图这种效应给采样输出电压引入误差。假设交叠电容固定不变，误差可以表示为,式中为单位宽度的交叠电容。误差V与输入电压无关，在输入/输出特性中表现为固定的失调。和电荷注入一样，时钟馈通效应也产生速度和精度之间

31、的折衷问题。,时钟馈通和电荷注入的解决措施,措施1：互补CMOS开关,1、互补CMOS开关,使得相反的电荷量被两个沟道相互注入。为了使q1正好抵消q2，必须保证 这样，抵消仅仅对一种输入电平起作用。但是对于时钟馈通效应，由于MOS的栅漏交叠电容与PMOS的不相等，此电路并不能完全消除。,措施2：增加dummy管,假定由主晶体管注入的电荷能够通过另一个晶体管消除。如图所示，增加了由驱动的“虚拟”开关M2，当M1断开后，M2导通，前者沉积在CH上的沟道电荷被后者吸收以建立后者的沟道。请注意，M2的源极和漏极都接在输出结点上。,措施2：增加dummy管,选择L1=L2，W1=2W2，可以b部分抵消电

32、荷注入,那么如何保证由M1注入的电荷正好等于被M2吸收的电荷呢？假设M1沟道的一半电荷注入到了CH上，那么,措施2：增加dummy管,但不幸的是，源极和漏极等分电荷的假设一般来说是不成立的，从而减小了这种方法的吸引力。有意思的是，在选择L1=L2，W1=2W2，时钟馈通效应被抑制住了。,措施3：差动采样,当vin2vin1时，q1q2，这种情况表现出没有失调。体效应的非线性出现在式的两个平方根项中，结果仅导致奇数阶失真。,措施4：开关时序,M2比M1提前一点时间关断，使Cs的下极板没有到地的通路当M1关断时，M1的电荷无法注入到Cs上M2的VGS是固定值，关断时引起的误差可以差动采样消除,主要

33、内容,CMOS采样电路开关的导通电阻引入的非理想性开关的时钟馈通和电荷注入采样保持器结构,翻转式采样保持器,f1和f2为不交叠时钟，即不能同时使开关导通f1比f1d略微提前关断,跟踪相,保持相,处在信号通路上，采用boosted的恒定VGS开关，减小导通电阻，增加线性度。其余开关可采样CMOS开关,实用的差动形式的翻转式采样保持器,闭环增益等于1反馈系数等于1，必须保证运放的稳定性和速度单级的增益提高性运放为首选结构,电荷再分布式SHA,f1相：X节点的电荷：f2相：X节点的电荷电荷守恒：,失调项由差动采样消除,差动电荷再分布的输入输出,可实现可编程增益,时钟生成电路,产生双相不交叠时钟及下极板采样时钟,