数字逻辑电路教程PPT第4章触发器.ppt

《数字逻辑电路教程PPT第4章触发器.ppt》由会员分享，可在线阅读，更多相关《数字逻辑电路教程PPT第4章触发器.ppt（71页珍藏版）》请在三一办公上搜索。

1、第四章 触发器,触发器的特点触发器的分类基本触发器TTL集成触发器CMOS触发器触发器逻辑功能的转换,触发器的特点,触发器是具有记忆功能的基本逻辑单元。它能接收、保存和输出数码0、1。触发器在逻辑功能上具有以下特点：有两个可以自行保持的稳定状态，分别保持逻辑状态“0”、“1”。按输入信号的不同可以置成“0”或“1”。输入信号消失后，能将获得的状态保持下来，所以具有记忆功能。,触发器的分类,触发器按电路结构不同，可分为基本RS触发器同步触发器主从触发器维持阻塞触发器边沿触发器按控制方式不同可分为RS触发器T触发器D触发器JK触发器,基本触发器,基本触发器，应具有下述特点:有两个稳定状态和两个互补

2、的输出。在输入信号驱动下，能可靠地确定其中任一种状态。主要介绍闩锁电路及基本RS触发器同步触发器其他功能触发器存在问题,闩锁电路,将两个与非门连接成图示形式，就是闩锁电路。,Q、两端电压无法确定，往往由偶然因素确定。,因为两个门连接成正反馈环，电气参数有一点差异，必然导致一个门导通，一个门截止，Q、状态相反。,规定Q=1，为1状态，相当于二进制码1被锁存；,Q=0，为0状态，相当于0码被锁存。,若无外来信号驱动，闩锁电路随机地处于两个状态中的一个。,基本RS触发器,在闩锁电路基础上，将两个与非门接成图4-2所示电路，端为置位(Set)端，端为复位(Reset)端，构成基本RS触发器。,两个稳态

3、,在没有输入信号时，即 时，电路处于稳定状态。,此时，图4-2和图4-1在逻辑上是一样的，决定了触发器的输出状态保持不变。,触发和翻转（接收信号过程状态转换过程）,不允许的输入状态,RS触发器的动作特点是：输入信号在全部作用时间内都能改变输出端的状态。,应用电路各种触发器基本单元无震颤开关电路,同步触发器,基本RS触发器，输入端的触发信号直接控制触发器状态。但在实际应用中，为协调数字系统中各部分的动作，常需要某些触发器于同一时刻动作，因此，触发器常带有控制信号。触发器只有在控制信号到来时，才能按输入触发信号实现状态转换(翻转)。这个控制信号称为时钟脉冲CP(Clock Pulse)，有时也缩写

4、成CK。,同步RS触发器,逻辑功能,当CP=0，门3、4被封锁，触发器被禁止，门3、4的输出恒等于1，R、S输入不起作用，触发器保持原状态不变。CP=1时，门3、4被打开，触发器使能（即触发器处于工作状态，可以接收信号）。此时R、S输入信号可通过引导门3、4作用于基本R、S触发器上，使触发器触发。,同步RS触发器的真值表,同步RS触发器的动作特点,因为在CP=1的全部时间里S和R信号都能通过G3和G4门加到RS触发器上，所以在CP=1的全部时间里S和R信号的变化都将引起触发器状态的改变。这就是同步RS触发器的动作特点。,同步RS触发器的动作特点(续),在CP=1期间，若输入信号多次发生变化，触

5、发器的状态可能发生多次翻转，这就是后面所说的空翻问题。这一工作特点降低了电路抵御干扰的能力。,逻辑功能描述方法,真值表特性方程驱动表状态转换图时序波形图,Qn+1,驱动表：触发器由现态Qn转换到次态Qn+1四种情况下，对S、R端输入状态的要求。,状态转换图：形象的表示出触发器状态转换的四种可能对输入端S、R状态的要求。,时序波形图,其他功能触发器,D触发器JK触发器T触发器T触发器,特性方程,D触发器,JK触发器,将JK触发器J，K两端连在一起作为T输入端，便得到了T触发器,T触发器,T触发器,当T触发器T端恒为1时，即是T触发器。其特性方程为,1,存在的问题,空翻问题：在一个脉冲期间触发器多

6、次翻转称为空翻，空翻将造成计数错误。解决办法：主从触发器边沿触发器维持阻塞触发器（D触发器多采用）,主从结构触发器的电路结构合特点,为了提高触发器的工作可靠性，希望它的状态在每次CP作用起建立只能变化一次。为此在同步RS触发器的基础上又设计出了主从结构触发器。,一、电路结构及工作原理,主从结构RS触发器(简称主从RS触发器)由两个同样的同步RS触发器组成，但它们的时钟信号相位相反，如图所示。其中由与非门G5G8组成的同步RS触发器称为主触发器，由与非门G1G4组成的同步RS触发器称为从触发器。,一、电路结构及工作原理(续),当CP=1时门G7、G8被打开，而门G3、G4被封锁，故主触发器根据S

7、和R的状态翻转，而从触发器保持原来的状态不变。,一、电路结构及工作原理(续),当CP由高电平回到低电平时，G7、G8被封锁，此后不管S、R的状态再如何变化，在CP=0的全部时间里主触发器的状态不再改变。与此同时，门G3、G4被打开，从触发器按照与主触发器相同的状态翻转。因此，在CP的一个变化周期中触发器的输出状态只可能改变一次。,例如触发器的起始状态为0，则当CP=l时若S=l、R=0，主触发器将被置1，,当CP回到低电平以后，从触发器的CP变成了高电平，它的输入为S=Q=1、，因而被置成l状态。,得到Q=1，而从触发器保持0状态不变。,由于输出状态的变化发生在CP信号的下降沿，所以图中的主从

8、RS触发器属于下降沿动作型。在逻辑符号中用CP输入端的小圆圈表示下降沿动作。在CP上升沿动作时，不画这个小圆圈。,将上述的逻辑关系写成真值表，即可得出表4叫的主从RS触发器特性表。,例在图4-8所示的主从RS触发器电路中，若CP、S、R的波形如图所示，,试求Q和 端的输出波形。,解:因为在每次CP=l时期间里S和R的状态都是稳定不变的，所以可根据特性表用CP下降到达时S、R的状态决定触发器应有的次态。,这样就得到了如图4-9中给出的Q、波形。,由图可见，每次输出状态的改变均发生在CP的下降沿。,从同步RS触发器到主从RS触发器的这一演变，解决了CP=l期间触发器可能发生多次翻转的问题。但由于主

9、触发器是同步RS触发器，所以对输入信号的约束条件仍需遵守，即保证SR=0。为便于使用，希望即使输入信号出现了S=R=l的情况，触发器的次态也是确定的。因此，还需要进一步改进电路结构。,改进电路结构,改进电路结构(续),如果把主从RS触发器的Q 和 端的状态作为一对附加的控制信号接回到输入端，如图所示，就可以达到这个目的。,这一对反馈线通常在制作集成电路时已在内部连好。为表示与主从RS触发器的区别，以J、K表示两个信号输入端，并把图4-14电路叫做主从结构JK触发器(简称主从JK触发器)。,改进电路结构(续),主从触发型JK触发器,G1、G2、G3、G4和G5、G6、G7、G8分别组成从、主同步

10、RS触发器。时钟CP直接或经G9倒相后分别送给主、从触发器。,主从触发型JK触发器(续),由于、端接在输出级与非门的输入端，所以用其对触发器置1和置0不受CP的限制，为直接置1和置0端。,由输出端Q、反馈到输入的连线A和B使两个同步RS触发器构成了JK触发器。,主从触发型JK触发器(续),当CP=1时，G3、G4被封锁，从触发器保持原状态不变。同时G7、G8被开启。,工作原理 当=1时，触发器具有JK触发器功能。,J、K和Q、状态决定主触发器的状态。当主触发器的状态改变成与从触发器状态相反时，就不再翻转了。这是由A、B两条反馈线决定的。,主从触发型JK触发器(续),CP=0时，由于CP脉冲结束

11、时，主触发器被禁止，其保持在CP=1时的状态。,此时由于=1，从触发器被打开，主触发器的状态被输入。使从触发器的状态由主触发器所保持的状态决定。,这种触发方式称为主从方式。当将该触发器接成计数器时，不会造成空翻现象。,因为Q、变化时，CP=0，封锁了主触发器。,J=1，K=0，CP=1时主触发器置1。CP=0以后，从触发器置1。Qn+1=1。,主从触发型JK触发器(续),J=K=0，由于G7、G8被封锁，触发器保持元状态不变。Qn+1=Qn。,J=0，K=1，CP=1时主触发器置0。CP=0以后，从触发器置0。Qn+1=0。,J=1，K=1，若Qn=0，由于G8被Qn 的低电平封锁，故CP=1

12、时，仅G7输出低电平，主触发器置1。CP=0以后，从触发器置1。Qn+1=1。,主从触发型JK触发器(续),主从触发型JK触发器(续),主从JK触发器的功能表如表4-7所示,主从触发型JK触发器(续),必须指出，4-7表是在CP=1时，J，K端状态保持不变的情况下得到的。,如果在CP=1期间，J、K输入信号有变化，情况如何呢？图 4-19所示波形图强调了CP=1期间J和K是变化的。,因此CP由1变为0时，从触发器达到的状态就是CP由0变1时，由J、K、Q和 所决定的主触发器的状态。,主从触发型JK触发器(续),图 4-15所示波形图强调了CP=1期间J和K是变化的。,在时钟脉冲作用期间，J、K

13、的变化可能引起主触发器状态改变，但只能改变一次。当Q=0时，J的变化可能造成Q的状态改变（由0变1）且只改变一次；当Q=1时，K的变化可能引起Q的变化（由1变0），且只改变一次。即存在一次变化问题。,主从触发器的动作特点：,通过以上的分析可见，主从结构触发器有两个共同的动作特点:第一，触发器的翻转分两步动作。第一步，在CP=1的期间主触发器接收输入端(S、R或J、K)的信号，被置成相应的状态而从触发器不动;第二步，CP下降沿到来时从触发器照按主触发器器的状态翻转，使Q、相应地改变状态。第二，因为主触发器本身是一个同步RS触发器，所以在CP=1的全部时间里输入信号都将对主触发器起控制作用。,主从

14、触发器的动作特点：(续),由于存在这许两个动作特点，在使用主从结构触发器时经常会遇到一个非常重要的现象，就是当CP的下降沿到达时从触发器的状态并不一定按此刻输入信号的状态翻转。为了提高触发器的工作可靠性，增强抗干扰能力，希望触发器的次态仅取决于CP下降沿（或上沿）到达时刻的状态，而与其他时刻的输入状态无关。因此设计出了各种边沿触发器。,边沿触发型JK触发器,图4-17给出的下降沿触发型JK触发器。,边沿触发型JK触发器(续),因此，这样的触发器抗干扰能力很强。,它的特点是在CP=0、CP上升沿和CP=1时，J、K都不起作用，只有在CP负边沿瞬间，触发器才对输入信号进行采样，按 更新状态。,边沿

15、触发型JK触发器(续),如图是边沿触发型JK触发器的逻辑图和符号。,边沿触发型JK触发器(续),工作原理,图中，两个与或非门连接成基本RS触发器，G3，G4门是信号输入门，起触发导引作用。下面按时钟CP的四个阶段来分析它的工作原理。,边沿触发型JK触发器(续),CP=0时，门G3、G4、G5、G6均被封锁，A=B=1，G5、G6与门输出为0，电路结构如图4-18。,因为CP=0时，无论J、K怎样变化，对触发器都不起作用。触发器保持现态不变。,边沿触发型JK触发器(续),CP从0变成1，即正边沿瞬间，触发器保持现态不变。CP=1时，门G3、G4、G5、G6都打开，触发器状态不变。,边沿触发型JK

16、触发器(续),CP从1变成0 瞬间，G5、G6门先封锁输出0，而由于G3、G4门的传输延迟，触发器按CP负边沿作用前J、K的状态翻转完毕，并进入自锁保持状态。CP为1后，封锁了J、K变化对触发器的影响。,边沿触发型JK触发器(续),这种触发器是利用G3、G4门的沿迟，使CP作用到G5、G6和G1、G2门输入端的时间差，来保证负边沿来触发的。,边沿触发型JK触发器(续),如图是其波形图。,集成D触发器：集成D触发器多数都采用维持阻塞结构（略）,CMOS触发器,三态RS锁存器由与非门电路和或非门电路组成。,与非门电路,当EN=1时，CMOS传输门导通，电路处于工作状态，输出Q由下列特性方程决定：,当EN=0时，CMOS传输门断开，基本RS触发器与输出断开，输出为高阻状态；,或非门电路,触发器逻辑功能的转换,JK型和D型触发器的相互转换JK型转换为D型D型转换为JK型,D转换为JK,Qn+1=D,JK转换为D,Qn+1=D,作业：,4-8，4-9，4-10,