数字逻辑电路与系统设计第4章常用组合逻辑功能器件.ppt

《数字逻辑电路与系统设计第4章常用组合逻辑功能器件.ppt》由会员分享，可在线阅读，更多相关《数字逻辑电路与系统设计第4章常用组合逻辑功能器件.ppt（85页珍藏版）》请在三一办公上搜索。

1、第4章 常用组合逻辑功能器件,本章将介绍几种常用的中规模集成电路(MSI),这些中规模集成电路分别具有特定的逻辑功能,称为功能模块,用功能模块设计组合逻辑电路,具有许多优点.,4.1 自顶向下的模块化设计方法,顶:指系统功能,即系统总要求,较抽象.,向下:指根据系统总要求,将系统分解为若干个子系统,再将每个子系统分解为若干个功能模块,直至分成许多各具特定功能的基本模块为止.,例:设计一个数据检测系统,功能表如下:,数据A、B分别来自两个传感器.,B:数据检测系统,*,顶层,*：叶结点,分层设计树,4.2 编码器,将信息(如数和字符等)转换成符合一定规则的代码.,4.2.1 二进制编码器,用n位

2、二进制代码对N=2n 个特定信息进行编码的逻辑电路.,设计方法:,以例说明,输入互相排斥编码器、优先编码器,设计一个具有互相排斥输入条件的编码器.,输入:X0、X1、X2、X3,输出：A1、A0,对应关系：,4线2线编码器电路图：,编码器在任何时候只允许 有一个输入信号有效;,(2)电路无X0输入端;,(3)电路无输入时,编码器的 输出与X0编码等效.,带输出使能(Enable)端的优先编码器:,输出使能端:,用于判别电路是否有信号输入.,优先:,对输入信号按轻重缓急排序,当有多个信号同时输入时,只对优先权高的一个信号进行编码.,下面把上例4线2线编码器改成带输出使能(Enable)端的优先编

3、码器,假设输入信号优先级的次序为:X3,X2,X1,X0.,编码器电路图,4.2.2 二十进制编码器,输入:I0,I1,I2 I9,表示十个要求编码的信号.,输出:BCD码.,电路有十根输入线,四根输出线,常称为10线4线编码器,4.2.3 通用编码器集成电路,1.8线3线优先编码器74148,选通输出扩展输出,输入使能,输入低电平有效,输出二进制数的反码,74148功能表,例：用两片74148构成16线4线优先编码器。,高位芯片工作情况：,低位芯片工作情况：,问题思考：若用四片74148构成一个32线5线 编码器，电路如何设计？若用八片74148构成一个64线6线 编码器，电路又如何设计？,

4、2.10线4线优先编码器74147,4.2.4 编码器应用举例,4.3 译码器/数据分配器,4.3.1 二进制译码器,译码是编码的逆过程，作用是将一组码转换为确定信息。,输入：二进制代码，有n个；,输出：2n 个特定信息。,1.译码器电路结构,以2线 4线译码器为例说明,2线 4线译码器的真值表为:,下图为高电平输出有效的2线 4线译码器电路图,思考：若输出为低有效，则表达式？,由真值表容易得出:,用译码器实现组合逻辑函数,原理:二进制译码器能产生输入信号的全部最小项,而 所有组合逻辑函数均可写成最小项之和的形式.,例 试用3线 8线译码器和逻辑门实现下列函数,F(Q,X,P)=m(0，1，4

5、，6，7）=M（2，3，5）,解题的几种方法：,利用高电平输出有效的译码器和或门。,F(Q,X,P)=m0+m1+m4+m6+m7,利用低电平输出有效的译码器和与非门。,利用高电平输出有效的译码器和或非门。,利用低电平输出有效的译码器和与门。,2.译码器的使能控制输入端,1）利用使能输入控制端，既能使电路正常工作，也能 使电路处于禁止工作状态；,2）利用使能输入控制端，能实现译码器容量扩展。,EN为使能控制输入端，EN=0，输出均为0；EN=1，输出译码信号。,电路满足：Yi=mi EN,利用使能端实现扩展的例子：,当I2=0时，(1)片工作,(2)片禁止.当I2=1时,(1)片禁止,(2)片

6、工作.,由两片2线4线译码器组成3线8线译码器,2线4线译码器组成4线-16线译码器,4.3.2 二十进制译码器,输入:BCD码.,输出:十个高、低电平.,(常称4线10线译码器),伪码,输出低电平有效,真值表,4.3.3 通用译码器集成电路,74138 带使能端3线8线译码器,思考题:请用译码器集成电路74138设计一个三变量奇校验电路,逻辑图,4.3.4 数据分配器,数据分配是将一个数据源输入的数据根据需要送到不同的输出端上去，实现数据分配功能的逻辑电路称为数据分配器。分配器又叫多路复用器。,数据分配器一般用带使能控制端的二进制译码器实现。,1.半导体数码管（Light Emitting

7、Diode简称LED）,七段数码管 显示器,显示译码器,用于驱动数码显示器，使其显示有用的 字符或图形,七段数码管的两种连接方法：,共阴,共阳,阳极加高电平字段亮。,阴极加低电平字段亮。,功能：将表示数字的BCD码转换成七段显示码。,输入：BCD码,输出：七段显示码,3.显示译码器设计,真 值 表,化简后表达式:,化简说明:利用了无关项;,考虑了多输出逻辑函数化简中的公共项.,思考题：根据上面设计，判断当输入DCBA为1010时，LED显示什么字形？,4.通用七段显示译码器集成电路,常用的七段显示译码器集成电路有7446、7447、7448、7449和4511等。下面重点介绍七段显示译码器74

8、48。,七段显示译码器7448输出高电平有效，用以驱动共阴极显示器。,7448实现多位显示,由于第1片的RBI为0，而DCBA=0000,所以满足灭零条件，RBO=0。第2、3片也满足灭零条件。,第4、5、6片驱动正常显示。,思考题：如第1片输入DCBA不等于0000，2、3两片灭零条件吗？,功能:从多路输入数据中选择其中的一路送至输出端.,数据选择器简称MUX,数据选择器的数据输入端数称为通道数.,4.4 数据选择器,数据选择器功能示意图:,选择信号（地址码）输入n,数据输入2n,数据输出,4.4.1 数据选择器的电路结构,以四选一数据选择器为例讨论,功能表,输出函数表达式:,地址,数据,输

9、出,电路图：,四选一数据选择器的逻辑符号,数据选择器通道扩展：由四选一数据选择器组成十六选一数据选择器的例子,4.4.2 通用数据选择器集成电路,内部结构由与、或、非等门组成。,利用选通控制端实现通道扩展的例子:,A2=0 时,由A1A0选择1Di,A2=1时,由A1A0选择2Di,4.4.3 数据选择器应用举例,1.用数据选择器实现组合逻辑函数,例 试用八选一数据选择器74151实现逻辑函数 F(A,B,C)=m(0,2,3,5),74151的输出表达式为:,比较两式:,A2=A;A1=B;A0=C,D0=D2=D3=D5=1,D1=D4=D6=D7=0,Y=F,例：试用四选一MUX实现逻辑

10、函数,解：当MUX被选通时，其输出逻辑表达式为：,比较两式，令,A1=A；A0=B；,则 Y=F,注：该题的解法不唯一。,例：用四选一数据选择器实现逻辑函数：,F(A,B,C,D)=m(1,2,4,9,10,11,12,14,15),解:,令数据选择器的地址A1A0=AB,2.动态显示电路,七段数码管驱动电路可分为两种，一种称为静态显示，另一种称为动态显示。,静态显示：每一个数码管由单独的七段显示译码器驱动。,动态显示：使用数据选择器的分时复用功能，将任意多个 数码管的显示驱动，由一个七段显示译码器来 完成。,4.5 算术运算电路,算术运算电路的核心为加法器.,4.5.1 基本加法器,1.半加

11、器(HA),仅考虑两个一位二进制数相加,而不考虑低位的进位,称为半加。,设:A、B为两个加数，S 为本位的和，C 为本位向高位的 进位。则半加器的真值表、方程式、逻辑图如下所示,2.全加器,在多位数相加时,除考虑本位的两个加数外,还须考虑低位向本位的进位.,例:,实际参加一位数相加,必须有三个量,它们是:本位加数 Ai、Bi；低位向本位的进位 Ci-1,一位全加器的输出结果为：本位和 Si；本位向高位的进位 Ci,全加器电路设计：,=AiBi Ci-1,=（Ai Bi）Ci-1+AiBi,由两个半加器实现一个全加器,3.串行进位加法器,当有多位数相加时,可模仿笔算,用全加器构成串行进位加法器.

12、,串行进位加法器特点:结构简单;运算速度慢.,4.5.3 通用加法器集成电路,3.加法器的应用举例,将8421BCD码转换为余3 BCD码的代码转换电路.,问题：如何将余3BCD码转换为 8421BCD码。,在二进制补码系统中，减法功能由加“减数”的补码实现。,思考题：如何将2421BCD码转换为余3BCD码。,思考题：如何将2421BCD码转换为余3BCD码。,用42选1数据选择器74157和4位全加器7483，构成4位二进制加/减器。,(2)四位二进制加/减器,两个运算数分别为:,P=P4P3P2P1 Q=Q4Q3Q2Q1,控制信号为:S,2.利用7483(四位二进制加法器)构成8421B

13、CD码加法器.,二进制数和8421BCD码对照表,S=S4S3S2S1B=B8B4B2B1,K4=C4=0B=S,K4=C4=1B=S+0110 无溢出,总结上表,可得:,K4=1 时,需进行加6(0110)校正;,K4=1 有三种情况:a.C4=1(对应十进制数16,17,18,19);b.S4=S3=1(对应十进制数12,13,14,15);c.S4=S2=1(对应十进制数10,11,14,15).,所以:K4=C4+S4S3+S4S2,4.6 数值比较器,数值比较器用来判断两个二进制数的大小或相等.,4.6.1 一位数值比较器,表达式:,Y(A=B)=AB,逻辑图,4.6.2 多位数值比

14、较器,比较两个多位数,应首先从高位开始,逐位比较。,例如:A=A3A2A1A0 B=B3B2B1B0,Y(A=B)=(A3B3)(A2B2)(A1B1)(A0B0),四位数值比较器逻辑表达式,4.6.3 通用数值比较器集成电路,通用数值比较器集成电路有多个品种，属CMOS电路的4位数值比较器的有74HC85(对应的TTL电路为74LS85)、CC14585等。,74HC85为带级联输入的4位数值比较器。,比较器的扩展:,串行接法和并行接法性能比较:,串行接法电路简单,但速度慢;并行接法电路复杂,速度快.,4.6.4 数值比较器应用举例,例：设计一个求两数之差绝对值电路。,设计思路：先将两数比较，对小的数求补，将得到的补码与另一数相加，得到结果。,