数字电路逻辑设计第六章4寄存器与移位寄存器.ppt

《数字电路逻辑设计第六章4寄存器与移位寄存器.ppt》由会员分享，可在线阅读，更多相关《数字电路逻辑设计第六章4寄存器与移位寄存器.ppt（39页珍藏版）》请在三一办公上搜索。

1、6.4 寄存器与移位寄存器,一、数码寄存器,数码寄存器是存放二进制码的电路，由触发器构成。,如图所示为1位数码寄存器电路,在存数指令的上升沿，将输入的数码DI存入到D触发器中。,单拍工作方式：无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在数据输入端的数据就立即被送入进寄存器中。,无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D1D4，就立即被送入进寄存器中，即有：,如图所示为4位数码寄存器,双拍工作方式,移位寄存器的逻辑功能：既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动,二、移位寄存器,按移动方式分,单向移位寄

2、存器,双向移位寄存器,左移位寄存器,右移位寄存器,移位寄存器的逻辑功能分类,目前常用的集成移位寄存器种类很多，如74164、74165、74166均为八位单向移位寄存器，74195为四位单向移存器，74194为四位双向移存器，74198为八位双向移存器。,1、左移移位寄存器,由四级D触发器组成四位左移移位寄存器。,第一级D触发器接输入信号Vi，其余触发器输入D接前级输出Q,所有CP连在一起接输入移存脉冲，是同步工作方式。,特征方程：,移位寄存器移存规律：,在移存脉冲的作用下，输入信息的当前数码存入第一级触发器，第一级触发器的状态存入到第二级触发器，依此类推，高位触发器存入低位触发器状态，实现了

3、输入数码在移存脉冲的作用下向左逐位移存。,假定：寄存器初态为0，VI=1101串行送入寄存器输入,从波形图看出：,输入信号每经过一级触发器，移动了一个移存周期，但波形形状保持不变。,驱动方程：,状态方程：,2、右移移位寄存器,右移输入,右移输出,在4个CP作用下，输入的4位串行数码1101全部存入了寄存器中。这种方式称为串行输入。,将寄存器中的4位数码1101输出，这种方式称为并行输出。,单向移位寄存器具有以下主要特点：（1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。（2）n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作，此后可从Q1Qn端获得并行

4、的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。（3）若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零。,在移位寄存器的基础上加左、右移位控制信号使寄存器同时具有左、右移功能。,CP:移存脉冲,A：右移输入,B：左移输入,M:左、右移控制,特征方程,当M=1时：,当M=0时：,A4321,4321B,电路执行右移,电路执行左移,CP,A,M,B,3、双向移位寄存器,实现数码串并行转换 通常信息在线路上的传递是串行传送，而终端的输入或输出往往是并行的，因而需对信号进行 串并行转换或并串转换。,4、移位寄存器的应用,并入并出数据寄存,并入串出多位数据共信道传输,串入并出共信道传输数据

5、接收,串入串出数字延迟,可变长度移位寄存器,（1）实现数码串并转换,a串行转换为并行,如图所示为4位串行数据转换为4位并行数据的电路图。,4、移位寄存器的应用,该电路采用D触发器构成4位右移移位寄存器，串行输入数据从触发器1送入，4位并行输出数据从4位D触发器的输出端送出。,（1）实现数码串并转换,a串行转换为并行,设串行输入的数码为1010,4、移位寄存器的应用,第一个CP的上升沿到来时，将数码1送入Q1;,1,0,第二个CP的上升沿到来时，将数码0送入Q1，同时Q1中的1送给Q2;,1,第三个CP的上升沿到来时，将数码1送入Q1,同时Q1中的0送给Q2，Q2中的1送给Q3;,1,1,0,1

6、,第四个CP的上升沿到来时，将数码0送入Q1，同时Q1中的1送给Q2，Q2中的0送给Q3，Q3中的1送给Q4,0,1,0,1,0,1,0,（1）实现数码串并转换,a串行转换为并行,通过四个CP脉冲作用后，1010四个数码逐位存入到各级触发器中，在第五个CP的上升沿到来之前，并行输出指令作用于与门，四个与门的输出就是四位并行数码1010。,4、移位寄存器的应用,1,0,1010,1,1,0,1,0,1,0,1,（1）实现数码串并转换,a串行转换为并行,4、移位寄存器的应用,1,0,1010,1,1,0,1,0,1,0,1,转换波形如图所示,并行读出脉冲必须在经过4个移存脉冲后出现，并且和移存脉冲

7、出现的时间错开。,b并行转换为串行,如图所示为4位并行串行数据转换为4位数据的电路图。,该电路采用D触发器构成4位右移移位寄存器和由并行取样脉冲M控制的输入电路。,b并行转换为串行,从图中可以得到状态方程：,设第一组并行送入的数码为1101；第二组并行送入的数码为1001，则转换波形图如图所示。,b并行转换为串行,从图中可以得到状态方程：,设第一组并行送入的数码为1101；第二组并行送入的数码为1001，则转换波形图如图所示。,注意：,并行取样频率fSA 与移位脉冲频率fCP满足,并行取样脉冲宽度大于移位脉冲宽度。,（2）实现脉冲节拍延迟,4、移位寄存器的应用,移位寄存器串行输入、串行输出时，

8、输入信号经过n级移位寄存后才到达输出端输出，,因此输出信号比输入信号延迟了n个移存脉冲的周期，延迟的时间为：,利用移位寄存器组成的计数器叫做移存型计数器。,移存型计数器状态转换要符合移位寄存规律。,1、环形计数器,首先确定是移存型计数器,特点：将高位输入接低位输出，而且头尾相连。,初始状态已确定，最低位置1，其余位置0，用启动脉冲确定初始状态为，Q4Q3Q2Q1=0001,特征方程：,计数顺序：,Q4Q3Q2Q1,0 0 0 1,0 0 1 0,0 1 0 0,1 0 0 0,计数特点：,每个状态转换只有一位为1,环形计数器计数M=触发器数。,本例触发器为4，所以叫四分频、M4计数。输入四个脉

9、冲Q4输出一个脉冲。,符合移位寄存规律Q4移到Q1,其余位左移一位。,（3）、移存型计数器,画状态转换图,0001,0010,0100,1000,4级触发器共有16种状态，还有12种状态不能进入主循环。,0000,1111,0011,0110,1100,1001,0101,1010,0111,1110,1011,1101,缺点：死循环太多，有2n-n个状态没用。要修改设计，方法不介绍，要求小规模电路会分析，中规模会应用、会设计。,在计数脉冲CP的作用下，Q4移到Q1,其余位左移一位。,2、扭环形计数器,在移存型计数器的基础上将最高位反码输出接第一级输入。,在清0信号的作用下，初始状态为0，,计

10、数顺序:,0 0 0 1 1,0 0 1 1 1,0 0 0 0 1,0 1 1 1 1,1 1 1 1 0,1 1 1 0 0,1 1 0 0 0,1 0 0 0 0,特点：输入八个脉Q4输出一个对称方波，所以是八分频,n个触发器可以构成2n分频器,本例2X48,缺点：用触发器较多，有2n-2n状态没有使用。,在计数脉冲CP的作用下，/Q4移到Q1,其余位左移一位。,D,Q,R,1,D,Q,R,2,D,Q,R,3,D,Q,R,4,CP,1、74195四位右移移位寄存器,0,1,0,寄存器在CP执行并入功能，将输入数据同时送入寄存器。,Q0在CP接收J、/K串入信号，其余位右移一位。,D3D0

11、:并行数据输入端,Q3Q0:并行数据输出端,1,0,1,D0,D1,D2,D3,CP,三、集成移位寄存器及其应用,（1）、74195逻辑符号,(2)、74195功能表：,串行并行转换器,D i:7位串行数据输入,具有自动转换功能的7位串并转换电路。,片：,D1接0为标志码，0移出去，表明一组串入数据已完成并出转换。,同时与其它并行数据输入端组成8位数据输入。,由于输入是7位串入数据，因此输出只取7位。,串并转换表：,0 0 0 0 0 0 0 0,0 1 1 1 1 1 1,D0 0 1 1 1 1 1,D1 D0 0 1 1 1 1,D2 D1 D0 0 1 1 1,D3 D2 D1 D0

12、0 1 1,D4 D3 D2 D1 D0 0 1,D5 D4 D3 D2 D1 D0 0,D0 0 1 1 1 1 1 1,D0,D1,D2,D3,D4,D5,D6,将串入变为并出,0,1,串行输入Di,图示为转换波形，串入的数据为1011011。,并行串行转换器,实现并行数据输入，串行数据输出。,并行输入数据由7位并入数据DI0DI6和标志位0组成8位并入数据。,0,DI0,DI1,DI3,DI2,DI4,DI5,DI6,1,0,DI0,DI1,DI2,DI3,DI4,DI5,1,1,0,DI0,DI1,DI2,DI3,DI4,1,1,1,0,DI0,DI1,DI2,DI3,DI0,DI1,

13、DI2,DI0,DI1,DI0,0,0,0,1,1,1,0,1,1,1,1,1,1,1,1,1,1,1,1,DI1,DI2,DI3,DI4,DI5,DI6,DI0,1,1,1,1,1,1,0,1,片：J、/K=1,Q0接收1。,并串转换表：,在启动脉冲的作用下:,电路执行并行输入功能。,其余位向右移位,片2的Q3为串行输出端。,1,&,启动脉冲,串行输出,将并入变为串出,图示为转换波形，并入的数据为1011011。,(1)、逻辑符号,(2)、功能表,功能选择,2、74194四位双向移位寄存器,3、实现任意模值M的计数器,本章已学过M=2n、M2n,同步、异步小规模集成计数器。74160、741

14、61、7490中规模集成同步、异步计数器。74195、74194同样也可以组成任意模值计数器。,74195组成任意模值计数器,既具有计数器的特点又满足移位寄存规律。,环形计数器,特点：头尾相连，Q3J、/K。,计数顺序：,并入数据D0D3=0111,0,0,1,1,1,X,X,0,1,1,1,1,0,1,1,1,2,1,1,1,1,0,1,1,3,1,1,1,1,1,0,1,4,0,0,0,1,1,1,1,实现M4计数。,计数特点：,每组输出只有一个0,同样的计数电路，不同的预置状态，计数模值不同。,在启动脉冲作用下,0 1 1 1,环形计数器,特点：头尾相连，Q3J、/K。,计数顺序：,并入

15、数据D0D3=0111,0,0,1,1,1,X,X,0,1,1,1,1,0,1,1,1,2,1,1,1,1,0,1,1,3,1,1,1,1,1,0,1,4,0,0,0,1,1,1,1,实现M4计数。,计数特点：,每组输出只有一个0,同样的计数电路，不同的预置状态，计数模值不同。,在启动脉冲作用下,0 1 1 1,状态转移图如图所示。可以看出，该环形计数器无自启动性。,计数顺序：,并入数据D0D3=1000,0,1,0,0,0,X,X,0,1,0,0,0,1,0,0,1,2,0,0,0,0,1,0,1,3,0,0,0,0,0,1,1,4,1,1,1,0,0,0,1,实现M4计数。,在启动脉冲作用

16、下,1 0 0 0,1、环形计数器,1).连接方法：将移位寄存器的最后一级输出Q反馈到第一级的、K输入端；2).判断触发器个数n：计数器的模为(n为所需移位寄存器的位数),设计方法,（2）扭环计数器,特点：将最高位反码输出接串行输入端,/Q3接输入J、/K。,并入数据D0D3=0111,0,0,X,X,0,1,1,1,0,0,0,0,1,1,1,1,2,0,0,0,0,0,1,1,3,0,0,0,0,0,0,1,4,1,1,1,0,0,0,1,5,1,1,1,1,0,0,1,6,1,1,1,1,1,0,1,1,1,1,1,1,1,1,1,1,0,1,0,1,0,7,8,在启动脉冲的作用下，计数

17、器初态为0111。,当移位/置位控制信号为1时：在CP作用下实现M8计数。,计数顺序：,注意：凡是计数器，必然构成一个循环状态，否则不是计数器。,0 1 1 1,0,0,X,X,0,1,1,1,0,0,0,0,1,1,1,1,2,0,0,0,0,0,1,1,3,0,0,0,0,0,0,1,4,1,1,1,0,0,0,1,5,1,1,1,1,0,0,1,6,1,1,1,1,1,0,1,1,1,1,1,1,1,1,1,1,0,1,0,1,0,7,8,在启动脉冲的作用下，计数器初态为0111。,当移位/置位控制信号为1时：在CP作用下实现M8计数。,注意：凡是计数器，必然构成一个循环状态，否则不是计

18、数器。,状态转移图如图所示。可以看出，该扭环形计数器无自启动性。,1.连接方法：将移位寄存器的最后一级输出Q经反相器后反馈到第一级的、K输入端;2.判断触发器个数n：计数器的模为2n(n为移位寄存器的位数),设计方法,2、扭环形计数器,例：分析用74195构成的移存型计数器是M几计数器？,0,0,0,0,1,1,0,1,0,0,0,1,0,0,0,1,0,0,0,1,1,1,1,1,1,1,1,1,0,0,0,0,0,1,0,0,0,0,0,1,0,1,0,1,1,1,1,1,1,1,1,1,0,0,1,1,0,0,1,1,0,1,0,0,1,0,1,X,X,0,1,0,0,1,0,0,1,0

19、,0,1,1,0,1,1,0,1,1,0,1,1,0,1,1,0,1,1,1,0,0,0,0,0,1,0,0,0,0,0,0,0,0,0,0,0,0,0,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,D0D3并入接地,状态转换表：,M12同步计数器,注：状态转换表一定要返回初始状态，形成一个闭合循环。中间过程不能出错，错一次后面全错，结果必然错误。,前面分析电路是一个典型的可编程同步计数分频器。只要改变并行输入数据，就可以得到M16以下任意计数分频器。,环形及扭环形计数器的构成规律：,n位的移位寄存器可以构成模值为n的环形计数,令：,，,n位的移位寄存器可以构成模值为2n的扭环形计数器,令：,模值为M的计数器组成规律：,，,不同模值和置入数据的关系如表所示,