数字电路与逻辑设计第2讲.ppt

《数字电路与逻辑设计第2讲.ppt》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计第2讲.ppt（100页珍藏版）》请在三一办公上搜索。

1、数字逻辑与数字系统,第二讲 逻辑门电路,基本要求1、了解分立元件与、或、非、或非、与非门的电路组成、工作原理、逻辑功能及其描述方法；2、掌握逻辑约定及逻辑符号的意义；3、熟练掌握TTL与非门典型电路的分析方法、电压传输特性、输入特性、输入负载特性、输出特性；了解噪声容限、TTL与非门性能的改进方法；4、掌握OC门、三态门的工作原理和使用方法，正确理解OC门负载电阻的计算及线与、线或的概念；5、掌握CMOS反相器、与非门、或非门、三态门的逻辑功能分析，CMOS反相器的电压及电流传输特性；,逻辑约定,数字电路中关于高、低电平的概念,VH 高电平 1VL 低电平 0,逻辑电平：由半导体电子元器件组成

2、的逻辑电路,表现为“0”和“1”两个不同的状态,常用一个电压范围表示叫做逻辑0 和逻辑1,或叫做0态和1态，统称逻辑电平。逻辑电平不是物理量，而是物理量的相对表示。,表示的是一定的电压范围，不是一个固定值,逻辑门电路的分类：,分立元件,集成逻辑门电路,双极型,MOS,1、按所采用的半导体器件进行分类,采用双极型半导体器件作为元件,速度快、负载能力强，但功耗较大、集成度较低。,采用金属-氧化物半导体场效应管作为元件。结构简单、制造方便、集成度高、功耗低，但速度较慢。,双极型集成电路又可进一步可分为：二极管-晶体管逻辑电路DTL(Diode Transistor Logic)晶体管-晶体管逻辑电路

3、TTL(Transistor Transistor Logic)；发射极耦合逻辑电路ECL(Emitter Coupled Logic)。集成注入逻辑电路I2L(Integrated Injection Logic),MOS集成电路又可进一步分为：PMOS(P-channel Metal Oxide Semiconductor)；NMOS(N-channel Metal Oxide Semiconductor)；CMOS(Complement Metal Oxide Semiconductor)。,CMOS电路应用较普遍，不但适合通用逻辑电路的设计，而且综合性能最好。,小规模集成电路（SSI）

4、09个二输入门,中规模集成电路（MSI）1099个门,大规模集成电路（LSI）100个门以上,超大规模集成电路（VLSI）超过1000个门,2、按集成电路规模的大小进行分类,数字集成电路,二、三极管的开关特性,第一节 二极管和三级管的开关特性,一、二极管的开关特性,TTL管的开关特性 MOS管的开关特性,二极管的开关特性理想：接通时，接触电阻为0，无压降断开时，接触电阻为，无电流,实际：0Uth后，二极管导通，当Uth=0.7V，iD=(ui-0.7)/R，二极管VD可等效为一个有0.7V压降的闭合开关 ui0时，二极管反向截止，等效为一个断开的开关,一、二极管的开关特性,在动态情况下，即当给

5、二极管加上突变的电压时，二极管的动态特性如右图所示,当外加电压由反向突然变为正向时，要等到PN结内部建立起足够的电荷梯度后才能产生扩散电流；当外加电压由正向突然变为反向时，由于PN结内堆积了一定数量的存储电荷，有较大的瞬态反向电流，随着电荷的消散，反向电流迅速减小并趋于零。人们把反向电流从峰值衰减到峰值的十分之一所经过的时间定义为反向恢复时间。,二极管的动态特性,二、三极管的开关特性,TTL管的开关特性 MOS管的开关特性,（1）TTL管的开关特性,在数字电路中，三极管常常工作于截止和饱和状态，并在这两个状态之间进行快速转换。,下图示出了一个用双极型三极管及其特性曲线。可知，三极管可分别工作在

6、饱和区、放大区、及截止区，开关电路中，三极管分别工作在饱和区和截止区。,三极管开关电路 三极管的特性曲线,ib=0,ib=ics/,ib=20uA,在分析三极管开关电路时，往往用左图所示电路来等效三极管开关电路。动态时，即三极管在截止与饱和两种状态迅速转换时，三极管内部电荷的建立和消散都需要一定的时间，所以集电极电流的变化往往滞后于输入电压的变化，因而输出电压uo也必定滞后输入电压，如右图所示。,三极管开关的等效电路 三极管电路的动态特性(a)截止状态(b)饱和状态,（2）MOS管的开关特性,MOS管是金属氧化物半导体场效应管(Metal-oxide-semiconductor Field-E

7、ffect Transistor)的简称，因为它只有一种载流子参与导电故也称单极型三极管。由MOS管的输出特性曲线可知，它在工作时也有三个区：可变电阻区（饱和区）、恒流区（放大区）及截止区，如左图所示。在开关电路中，MOS管分别工作在截止区和可变电阻区。MOS管的开关电路见右图。,实际电路中往往用下图所示电路来等效MOS的开关电路，图中Ci表示MOS管的栅极输入电容。Ci的值约为几皮法。由于开关电路的输出端不可避免地带有一定的负载电容，加之栅极输入电容Ci的影响，所以在动态情况下，输出电流iD及输出电压UDS都将滞后于输入电压的变化。,MOS管的开关等效电路(a)截止状态(b)饱和状态,1、T

8、TL管的开关特性等效图,其实，NPN和PNP型BJT具有几乎相同的特征，只不过各电极端的电压极性和电流流向不同而已,二、三极管的开关特性等效图,2、MOS管的开关特性等效图,同样，NMOS和PMOS管具有几乎相同的特征，只不过各电极端的电压极性不同而已,一、二极管与门和或门电路1与门电路,第二节 分立元件逻辑门电路,2或门电路,二、三极管非门电路,二极管与门和或门电路的缺点：,（2）负载能力差,（1）在多个门串接使用时，会出现低电平偏离标准数值的情况。,解决办法：将二极管与门（或门）电路和三极管非门电路组合起来。,三、DTL与非门电路,工作原理：（1）当A、B、C全接为高电平5V时，二极管D1

9、D3都截止，而D4、D5和T导通，且T为饱和导通，VL=0.3V，即输出低电平。,（2）A、B、C中只要有一个为低电平0.3V时，则VP1V，从而使D4、D5和T都截止，VL=VCC=5V，即输出高电平。,所以该电路满足与非逻辑关系，即：,TTL(Transistor Transistor Logic)电路是晶体管-晶体管逻辑电路的简称。TTL电路的功耗大、线路较复杂，使其集成度受到一定的限制，故广泛应用于中小规模逻辑电路中。,下面，重点讨论TTL与非门,第三节 TTL逻辑门电路,一、TTL与非门的基本结构及工作原理1TTL与非门的基本结构,输入级 由多发射极晶体管T1和电阻R1组成；中间级

10、由T2和R2、R3组成，输出两个相位相反的信号，作为T4、T5 的驱动信号；输出级 由T3、T4、T5和R4、R5组成。,电路结构,如右图所示。图中T、R1组成输入级，T2、R2、R3组成倒相级，T3、T4、T5、R4和R5组成输出级。T是多发射极三极管，它的基区和集电区是共用的，而在型的基区上加了三个高掺杂的型区，从而形成三个互相独立的发射极，它相当于发射极独立而基极和集电极分别并联在一起的三个三极管。,T的集电极和发射极分别输出二路极性变化相反的电压信号，故称倒相级；T管的输出信号分别去控制T4和T5管使它们一个导通而另一个截止，从而降低了输出级的静态功耗并提高了带负载的能力。通常将这种形

11、式的电路称为推拉式电路或图腾柱输出电路。,2.工作原理,T1的基极电压ub1=ubc1+ube2+ube5 2.1V；T2的集电极电压uc2=uces2+ube50.3V+0.7V1V,该值大于T3的发射结正向压降，T3导通。T4的基极电压ub4=ue3=uc2-0.7V=0.3V,故T4截止。,逻辑功能分析：,输入端全部接高电平(3.6V)：,2.1,1.4,0.7,1.0,当有输入端接低电平(0.3V)时：,F=51.4 3.6V,1.0,0.4,5.0,3.6,注意：输出级的推拉式电路（要么T4导通T5截止，要么T4截止T5导通）一个明显的优点就是静态功耗低。由于T4和T5必然有一个是截

12、止的，所以，当不带输出负荷时，输出电流接近于0，静态功耗就比较低。,3、逻辑电平,标称逻辑电平标称逻辑电平：表示逻辑值1和0的理想电平。,TTL门电路标称逻辑电平：V(1)=5V V(0)=0V,高电平VH 电压范围为2V5V，额定值为3.6V低电平VL 电压范围为0V0.8V,额定值为0.3V,二、TTL与非门的开关速度,1、TTL与非门提高工作速度的原理（1）采用多发射极三极管加快了存储电荷的消散过程。,（2）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。,2TTL与非门传输延迟时间tpd,导通延迟时间tPHL从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。截止延迟

13、时间tPLH从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。与非门的传输延迟时间tpd是tPHL和tPLH的平均值。即,一般TTL与非门传输延迟时间tpd的值为几纳秒十几个纳秒。,（1）输出高电平电压VOH在正逻辑体制中代表逻辑“1”的输出电压。VOH的理论值为3.6V，产品规定输出高电压的最小值VOH（min）=2.4V。,（2）输出低电平电压VOL在正逻辑体制中代表逻辑“0”的输出电压。VOL的理论值为0.3V，产品规定输出低电压的最大值VOL（max）=0.4V。,三、TTL与非门的电压传输特性及抗干扰能力,1、几个重要参数,（3）关门电平电压VOFF是指输出电压下降到VOH（

14、min）时对应的输入电压。即输入低电压的最大值。在产品手册中常称为输入低电平电压，用VIL（max）表示。产品规定VIL（max）=0.8V。,（4）开门电平电压VON是指输出电压下降到VOL（max）时对应的输入电压。即输入高电压的最小值。在产品手册中常称为输入高电平电压，用VIH（min）表示。产品规定VIH（min）=2V。,（5）阈值电压Vth电压传输特性的过渡区所对应的输 入电压，就是决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。近似地:Vth(VOFF+VON)/2 即：ViVth，与非门关门，输出高电平；ViVth，与非门开门，输出低电平。Vth又常被形象化地称为门

15、槛电压。Vth的值为1.3V1.V。,低电平噪声容限 VNLVOFF-VOL（max）0.8V-0.4V0.4V高电平噪声容限 VNHVOH（min）-VON2.4V-2.0V0.4V,TTL门电路的输出高低电平不是一个值，而是一个范围。同样，它的输入高低电平也有一个范围，即它的输入信号允许一定的容差，称为噪声容限。,2、抗干扰能力,四、TTL与非门的带负载能力,1输入低电平电流IIL与输入高电平电流IIH（1）输入低电平电流IIL是指当门电路的输入端接低电平时，从门电路输入端流出的电流。,可以算出：,产品规定IIL1.6mA。,（2）输入高电平电流IIH 是指当门电路的输入端接高电平时，流入

16、输入端的电流。有两种情况。,寄生三极管效应。,倒置的放大状态。,IIH的数值一般都比较小，产品规定：IIH40uA。,（1）灌电流负载,2带负载能力,NOL称为输出低电平时的扇出系数。,当驱动门输出低电平时，电流从负载门灌入驱动门。当负载门的个数增加，灌电流增大，会使T5脱离饱和，输出低电平升高。因此，把允许灌入输出端的电流定义为输出低电平电流IOL，产品规定IOL=16mA。由此可得出扇出系数:,（2）拉电流负载,NOH称为输出高电平时的扇出系数。,产品规定IOH=0.4mA。由此可得出扇出系数：,当驱动门输出高电平时，电流从驱动门拉出,流至负载门的输入端。,一般NOLNOH，常取两者中的较

17、小值作为门电路的扇出系数，用NO表示。,拉电流增大时，R4上的压降增大，会使输出高电平降低。因此，把允许拉出输出端的电流定义为输出高电平电流IOH。,射极跟随器（旧版电子工业出版社）,射极跟随器（新版电子工业出版社）,五、射极跟随器,T3、T4构成射极跟随器，使输入电压和输出电压一致（3.6V），同时使输出负载能力提高。,六、TTL与非门集成电路芯片,TTL与非门集成电路芯片种类很多，常用的TTL与非门集成电路芯片有7400和7420等。UCC为电源引脚，GND为接地脚，NC为空脚。,（1）命名方式,SN 74 ALS 00,表明生产者为德州仪器公司,54：军用（-55125）74：商用（0

18、70）,子系列,逻辑功能：00：与非门32：与门02：或门04：非门等,*TTL子系列 低功耗（L）高速（H）肖特基（S）低功耗消特基（LS）先进低功耗肖特基（ALS）先进肖特基（AS）,74：标准系列，前面介绍的TTL门电路都属于74系列，其典型电路与非门的平均传输时间tpd10ns，平均功耗P10mW。,74H：高速系列，是在74系列基础上改进得到的，其典型电路与非门的平均传输时间tpd6ns，平均功耗P22mW。,74S：肖特基系列，是在74H系列基础上改进得到的，其典型电路与非门的平均传输时间tpd3ns，平均功耗P19mW。,74LS：低功耗肖特基系列，是在74S系列基础上改进得到的

19、，其典型电路与非门的平均传输时间tpd9ns，平均功耗P2mW。74LS系列产品具有最佳的综合性能，是TTL集成电路的主流，是应用最广的系列。,74系列举例,（2）封装形式,双列直插封装（DIP）,扁平封装（QFP）,阵列封装 针栅阵列（PGA）,球栅阵列（BGA）,单边接插式（SEC）,平面栅格阵列（LGA）,PGA封装适用于可以随时插拔的场合，但针脚间的信号串扰比较大，而且I/O引脚数有限。BGA封装可以支撑更多的I/O引脚数。同时信号的传输延迟和干扰比较小，适用频率大大提高。安装时必须用专业设备焊接，不能随意插拔。LGA封装以金属触点代替针脚，很大程度上降低了CPU处理传输的延迟和引脚间

20、的串扰。支撑更多的I/O引脚数，同时，也降低了生产成本。安装时，需要通过主板上的CPU扣架来固定，以便CPU可以正确地压在Socket露出来的具有弹性的触须上。LGA与PGA一样，可以随时解开扣架更换芯片，维护过程相对方便。,七、TTL其它逻辑门OC门和TS门,集电极开路门(OC门)在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。普通的TTL门电路不能进行线与。为此，专门生产了一种可以进行线与的门电路集电极开路门。,OC门(Open Collector Gate）特点：是一种输出端可以直接相互连接的特殊逻辑门。OC门电路将一般TTL与非门电路的推拉式输出级改为三极管集电

21、极开路输出。,集电极开路与非门只有在外接负载电阻RL和电源UCC后才能正常工作。,OC门主要有以下几方面的应用：,（2）实现电平转换如图示，可使输出高电平变为10V。,（3）用做驱动器。如图是用来驱动发光二极管的电路。,（1）实现线与逻辑功能,（1）当输出高电平时，RP不能太大。RP为最大值时要保证输出电压为VOH（min），由,得：,OC门进行线与时，外接上拉电阻RP的选择：,m为负载门输入端的个数n为驱动门的个数,得：,（2）当输出低电平时，RP不能太小。RP为最小值时要保证输出电压为VOL（max）。现在考虑最极端情况，只有一个OC门的输出处于饱和导通状态，从而求出最保守的Rp(min)

22、。由,所以：RP（min）RPRP（max）,m,m为负载门的个数注：不是负载门输入端的个数,该电路实现了两个与非门输出相“与”的逻辑功能。由于该“与”逻辑功能是由输出端引线直接连接而实现的，故称为线与 逻辑。,OC门的应用举例,输出高电平、输出低电平和高阻状态,(2)三态输出门(TS门),三态输出门简称三态门(Three State Gate),三态门不是指具有三种逻辑值。,工作状态,禁止状态(隔离状态),TS门有三种输出状态：,三态门经常作为输出级与其它逻辑电路集成为一个逻辑器件最简单的器件有三态恒等门、三态非门、三态与非门等，商品名称为缓冲器（驱动门）。,如何使电路处在工作状态和禁止状态

23、？通过外加控制信号！,三态输出与非门:在一般与非门的基础上，附加使能控制端和控制电路。,电路逻辑功能如下：,三态与非门主要应用于总线传送，它既可用于单向数据传送，也可用于双向数据传送。,器件型号：74XX244,74XX126 等 用途：作为多个数据源到公共数据线的开关,例：三态门构成的单向数据总线。,当某个三态门的控制端为1时，该逻辑门的输入数据经反相后送至总线。为保证数据传送的正确性，任意时刻，n个三态门的控制端只能有一个为1，其余均为0，即只允许一个数据端与总线接通，其余均断开，以便实现 n 个数据的分时传送。,EN=1时:G1工作，G2处于高阻状态，数据D1被送至总线；EN=0时:G2

24、工作，G1处于高阻状态，总线上的数据被送到数据端D2。,数据分时双向传送:,例：用两种不同控制输入的三态门可构成双向总线。,三态门的重要用途就是使多个发送信号的部件可以共用总线传输数据。,实际的系统中，总线是由多条传输线组成，可以并行传送多位信号，每一输出端应通过一个三态门与一条传输线相连接。,在比较复杂的系统中，三态门是一种扩展逻辑功能的输出级，也是一种控制开关。,第四节 ECL门电路,ECL（Emitter Coupled Logic）门电路是一种新型高速逻辑电路，内部采用高速电流开关型电路，内部放大器工作在放大区或截止区，从根本上克服了因饱和而产生的存储电荷对速度的影响。ECL门电路是目

25、前各类集成电路中速度最快的电路。,ECL门的核心电路是电流开关电路。电流开关电路实际上是一个差分放大器。,设:VR=1.2V；=0.95 ViL=1.6V；ViH=0.8V;,当Vi=ViL=1.6V时,由于VR=1.2V，所以T2导通，T1截止。Ve=VR0.7=1.9V 流过Re的电流为：Ie=1.9(5)/0.5=6.2mA 该电流全部流过T2管的集电极，VO2为：VO2=0IeRC2 0.8V 显然,T2工作在放大区。由于T1截止，所以 VO1=0V,当Vi=ViH=0.8V时：由于VR=1.2V，所以T1导通，T2截止。Ve=(0.8)0.7=1.5V流过Re的电流为：Ie=1.5(

26、5)/0.5=7mA 该电流全部流过T1管的集电极，VO1为：VO1=0IeRC1 0.8V 显然,T1工作在放大区。由于T2截止，所以 VO2=0V,实用的ECL门电路,ECL门电路的主要特点：1、速度快 开关管导通时工作在非饱和状态,消除了存储电荷效应；逻辑摆幅小,缩短了寄生电容的充放电时间。2、带负载能力强输入阻抗高输出阻抗低。3、逻辑功能强互补输出，同时实现或和或非功能。4、功耗大功耗包括电流开关、射极跟随器、参考电源。5、抗干扰能力差,一、概述1集成电路的分类 集成电路可分为三类：(1)电路：是指由沟道增强型管构成的门电路；(2)电路：是指由沟道增强型管构成的门电路：(3)电路：是指

27、兼有沟道和沟道增强型管构成的门电路，称为互补电路，简称为电路。因为电路工作速度快，功耗低，性能优越，所以，它是目前超大型集成电路中应用最为广泛的一种集成逻辑门。,第五节 MOS集成逻辑门电路,MOS 管是电压控制元件，主要由栅源电压VGS决定其工作状态。,NMOS工作特性如下：当VGS 开启电压VT(VG VS)，漏源之间截止，MOS管处于“断开”状态当VGS 开启电压VT(VG VS),漏源之间导通，MOS管处于“接通”状态,二、NMOS逻辑门电路,1、NMOS非门,2、NMOS与门,3、NMOS或门,1、NMOS非门,当输入为低电平时，TN1截止，等效于断开，所以F输出为高电平。,由于VG

28、B2=VDD（TN2管栅极(G)衬底(B)的电压），TN2管总是处于导通状态，可以等效为电阻RDS2,当输入为高电平时，TN1导通，等效为电阻RDS1，所以F输出为F=VDDRDS1/（RDS1+RDS2）。当RDS1RDS2时，输出为低电平。,为了满足RDS1RDS2，制造时要使TN1 和TN2在结构上有不同的长宽比。,2、NMOS与门,F=AB,3、NMOS或门,F=A+B,电路：是指兼有沟道和沟道增强型管构成的门电路，称为互补电路，简称为电路。因为电路工作速度快，功耗低，性能优越，故下面将以门为例，分析管集成逻辑门。,三、CMOS逻辑门电路,1、CMOS反相器 反相器的电路结构如右图所示

29、。其中VP为沟道增强型管，VN为沟道增强型管。若VP及VN的开启电压分别为UGS(th)P和UGS(th)N，并设VDDUGS(th)P+UGS(th)N，UGS(th)N=UGS(th)P。,当UIL=0V时，因UGSP=-VDDUGS(th)P,故VP导通；又因为UGSN=0UGS(th)N，VN截止。所以，输出为高电平uO=VDD。当UIH=VDD时，因 UGSP=0 UGS(th)P,故VP截止；又因为 UGSN=VDDUGS(th)N，VN导通。所以，输出为低电平，uO=0V。,从上述的CMOS反相器可知，无论输入是高电平还是低电平，VP 与VN总是一只导通，另外一只截止，因此这种电

30、路结构的输出状态具有互补性，且截止管内阻非常高，故静态电流极小，因而反相器的静态功耗极小，非常利于高集成度的实现。同时，由于CMOS非门电路工作时总有一个管子导通，所以当带电容负载时，给电容充电和放电都比较快。CMOS非门的平均传输延迟时间约为10ns。,2、CMOS与非门,由两个串联的NMOS管和两个并联的PMOS管构成的两输入端CMOS与非门电路,3、CMOS或非门,由两个并联的NMOS管和两个串联的PMOS管构成的两输入端 CMOS或非门电路,当EN=1时，TP2和TN2同时截止，输出为高阻状态。所以，这是一个低电平有效的三态门。,4、CMOS三态门,工作原理：当EN=0时，TP2和TN

31、2同时导通，为正常的非门，输出,5、CMOS传输门(TG门),工作原理：设PMOS管和NMOS管的开启电压的绝对值均为2V，VDD=5V。输入信号在05V内连续变化。,关于CMOS传输门：由于MOS为对称的，源极和漏极可以互换，输入和输出端也可互换，即CMOS传输门为双向的。传输门和非门结合，可组成模拟开关。,特点:功耗低,工作电源电压范围宽,抗干扰能力强,带负载能力强,输出幅度大,使用注意事项:,多余的输入端不能悬空。,注意输入电路的过流保护。,电源电压极性不能反接,防止输出短路。,1CMOS逻辑门电路的系列（1）基本的CMOS4000系列。（2）高速的CMOSHC系列。（3）与TTL兼容的

32、高速CMOSHCT系列。,四、CMOS逻辑门电路的系列及主要参数,2CMOS逻辑门电路主要参数的特点（1）VOH（min）=0.9VDD；VOL（max）=0.01VDD。所以CMOS门电路的逻辑摆幅（即高低电平之差）较大。（2）阈值电压Vth约为VDD/2。（3）CMOS非门的关门电平VOFF为0.45VDD，开门电平VON为0.55VDD。因此，其高电平噪声容限为0.35VDD、低电平噪声容限为0.45VDD。（4）CMOS电路的功耗很小，一般小于1 mW/门；（5）因CMOS电路有极高的输入阻抗，故其扇出系数很大，可达50。,第六节 数字集成电路使用要注意的问题,1、CMOS电路使用常识

33、 由于CMOS电路输入阻抗高，极易接受静电电荷。为了防止产生静电击穿，虽然都在输入端加了保护电路，但并不能保证绝对安全，因此使用CMOS电路时，必须注意以下事项：（1）存放CMOS集成电路要屏蔽，一般放在金属容器内，也可用金属箔将引脚短路。（2）供电电源压值不得超过最大额定电压。（3）焊接CMOS电路时，电烙铁容量不准大于20W，烙铁要良好的接地线，最好利用烙铁断电后的余热快速焊接，禁止在烙铁通电的情况下焊接。,（4）输入电压必须处于VSS（源极电源电压）与VDD（工作电压）之间。另外，电源电压高低直接影响CMOS工作频率，VDD下降将使工作频率下降。（5）测试CMOS电路时，若信号源和线路板

34、采用两组电源，则应先接通线路板电源，断电时应先断开信号源电源，即禁止在CMOS电路本身没有接通电源的情况下接入输入信号。（6）多余端绝对不能悬空，否则会因受干扰破坏逻辑关系。一般应将与门及与非门的多余输入端接VDD或高电平上，或门及或非门的多余输入端接VSS或低电平上；若电路的工作速度不高，不需要特别考虑功耗，也可将多余端与使用端并联，如下图。,（7）输入线较长时，由于分布电容及分布电感的影响，容易构成LC振荡，损坏输入端保护二极管，故必须在输入端串接一个的保护电阻。（8）CMOS电路装在印刷线路插板上时，各输入端要接入限流保护电路，以防止线路板从机器中拔出时CMOS器件输入端悬空；在装接线路

35、板时，应将其他元件安装之后再安装CMOS器件，这也是为了防止CMOS输入端悬空。（9）为了防止脉冲信号串入电源引起高、低频干扰，可在印刷线路板的电源在地之间并接10uF和0.1uF的两个滤波电容。,（10）在保护电路正确的逻辑功能下，电流不能过大以防止CMOS电路的“可控硅效应”，使电路不稳定。电流大小选择的依据是电路的总功率。CMOS电路的总功耗是静态功率PD和动态功率Pd的和。静态功率等于漏极电流ID与漏极电压VDD的乘积。动态功率与其工作频率f、输出端的负载电容CL和电源电压VD有关，其大小为：,二、TTL与CMOS器件之间的接口问题 两种不同类型的集成电路相互连接，驱动门必须要为负载门

36、提供符合要求的高低电平和足够的输入电流，即要满足下列条件：驱动门的VOH（min）负载门的VIH（min）驱动门的VOL（max）负载门的VIL（max）驱动门的IOH（max）负载门的IIH（总）驱动门的IOL（max）负载门的IIL（总）,（1）用TTL电路驱动CMOS电路 用TTL门驱动CMOS门时，TTL输出的高电平不能满足CMOS输入高电平的要求。因此，必须采用接口电路将TTL电路的输出高电平提高到3.5V以上，具体有以下几种方法：,1)时，在TTL的输出端与VDD之间接上拉电阻RL如下图所示。,(2)用CMOS电路驱动TTL电路 用CMOS驱动TTL时，需扩大CMOS电路输出低电平时吸收负载电流的能力。采用的措施有如下几种：1)将同一封装内的门电路并联使用，以扩大输出低电平时的带负载能力，如下图所示。,将CMOS并联以提高带负载能力,2)可在CMOS门的输出端增加一级CMOS驱动器，如CC4010或漏极开路的驱动器CC40107。当VDD5V时，CC40407输出低电平的负载能力，可驱动10个CT74系列TTL门，如左图所示。若找不到合适的驱动器，可采用分立元件的三极管放大器来实现电流扩展，如右图所示。,用CMOS驱动器驱动TTL电路 通过电流放大器驱动TTL,3）可用74HC/74HCT系列CMOS门直接驱动TTL门电路。因74HC/74HCT与TTL是相容的。,