数字电路-总11章.ppt

《数字电路-总11章.ppt》由会员分享，可在线阅读，更多相关《数字电路-总11章.ppt（175页珍藏版）》请在三一办公上搜索。

1、第 一 章,数制和码制,数码为：09；基数是10。用字母D表示运算规律：逢十进一，即：9110。十进制数的权展开式：Dki10i,十进制,(143.75)D=1102+4101+3100+710-1+510-2,若在数字电路中采用十进制必须要有十个电路状态与十个计数码相对应。将在技术上带来许多困难，很不经济。,数码为：0、1；基数是2。用字母B表示运算规律：逢二进一，即：1110。,二进制,二进制数的权展开式：Dki2i,(101.11)B 122 021120121122(5.75)D,各数位的权是的幂,数码为：07；基数是8。用字母O表示运算规律：逢八进一，即：7110。八进制数的权展开式

2、：Dki8i,八进制,(207.04)O 282 0817800814 82(135.0625)D,各数位的权是8的幂,数码为：09、AF；基数是16。用字母H来表示运算规律：逢十六进一，即：F110。十六进制数的权展开式：Dki16i,十六进制,(2A.7F)H 216110160716115162(42.4960937)D,各数位的权是16的幂,二十转换,方法：将二进制数按权展开再相加，即可以转换为十进制数。,不同数制间的转换,（1011.01）2 1 23 022 121120021122（11.25）10,十二转换,方法 基数连除、连乘法,将整数部分和小数部分分别进行转换。整数部分-基

3、数连除取余;小数部分-基数连乘取整。,合并,整数部分:基数连除，取余数自下而上.,小数部分:基数连乘，取整数自上而下.,所以：(44.375)D(101100.011)B,采用基数连除、连乘法 可将十进制数转换为任意的N进制数。,二十六转换,将二进制数由小数点开始，整数部分向左,小数部分向右，每4位分成一组，不够4位补 零，则每组二进制数便是一位十六进制数。,(1 0 1 1 1 1 0.1 0 1 1 0 0 1)2,0,0,=(5E.B2)16,=(1000 1111 1010.1100 0110)2,十六二转换,方法：将每位十六进制数用4位二进制数表示。,(8 F A.C 6)16,二进

4、制算术运算,二进制算术运算的特点,1 0 0 1 0 1 0 1 1 1 1 0,1 0 0 1 0 1 0 1 0 1 0 0,加法运算,减法运算,二进制算术运算和十进制算术运算规则基本相同，区别是“逢二进一”。,乘法运算,除法运算,反码、补码和补码运算,计算(1001)2-(0101)2,1 0 0 1 0 1 0 1 0 1 0 0,0 1 0 0 1,1 1 0 1 1,1 0 0 1 0 0,二进制加、减、乘、除都可以用加法运算来实现。,例,第 二 章,逻辑代数基础,在数字电路中，主要研究的是电路的输入输出之间的逻辑关系，因此数字电路又称逻辑电路，其研究工具是逻辑代数（布尔代数或开关

5、代数）。,逻辑变量：用字母表示，取值只有0和1。此时，0和1不再表示数量的大小，只代表两种不同的状态。,概述,与逻辑（与运算）,例：开关A，B串联控制灯泡Y,A、B都断开，灯不亮。,A断开、B接通，灯不亮。,A接通、B断开，灯不亮。,逻辑代数中的三种基本运算,功能表,将开关接通记作1，断开记作0；灯亮记作1，灯灭记作0。可以作出如下表格来描述与逻辑关系：,真值表,两个开关均接通时，灯才会亮。逻辑表达式为：,实现与逻辑的电路称为与门。与门的逻辑符号：,或逻辑（或运算）,两个开关只要有一个接通，灯就会亮。逻辑表达式为：,功能表,真值表,+,实现或逻辑的电路称为或门。或门的逻辑符号：,Y=A+B,非

6、逻辑（非运算）,功能表,真值表,实现非逻辑的电路称为非门。非门的逻辑符号：,YA,常用的逻辑运算,与非运算：逻辑表达式为：,或非运算：逻辑表达式为：,异或运算：逻辑表达式为：,异或逻辑的运算规则：,00=,0,01=,1,10=,1,0,11=,A0=,A1=,AA=,AA=,A,A,1,0,同或运算：逻辑表达式为：,AB,异或和同或互为反运算,同或逻辑的运算规则：,0 0=,1,0 1=,0,1 0=,0,1,1 1=,A 0=,A 1=,A A=,A A=,A,A,1,0,与或非运算：逻辑表达式为：,逻辑代数的基本公式和常用公式,基本公式,请特别注意与普通代数不同之处,常量之间的关系,基本

7、公式,分别令A=0及A=1代入这些公式，即可证明它们的正确性。,亦称 非非律,基本定理,利用真值表很容易证明这些公式的正确性。如证明AB=BA：,常用公式,1.A+AB=,A(A+B)=A(A+B)=,A,A+BA+B,ABAB,3.AB+AB=,4.A(A+B)=,(A+B)(A+B)=,注:红色变量被吸收掉！也称 吸收律,A,A,A,5.AB+AC+BC=,AB+AC+BCD=,AB+AC,AB+AC,冗余定律或多余项定理或包含律,(A+B)(A+C)(B+C)=,(A+B)(A+C),(A+B)(A+C)(B+C+D)=,(A+B)(A+C),冗余定律或多余项定理的其他形式,同理：此多余

8、项可以扩展成其他形式,代入定理,任何一个含有变量A的等式，如果将所有出现A的位置都用同一个逻辑函数代替，则等式仍然成立。这个规则称为代入定理。,例如，已知等式，用函数Y=BC代替等式中的B，根据代入定理，等式仍然成立，即有：,逻辑代数的基本定理(规则),反演定理,对于任何一个逻辑表达式Y，如果将表达式中的所有“”换成“”，“”换成“”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，那么所得到的表达式就是函数Y的反函数Y（或称补函数）。这个规则称为反演定理。,对偶定理,对于任何一个逻辑表达式Y，如果将表达式中的所有“”换成“”，“”换成“”，“0”换成“1”，“1”换成

9、“0”，而变量保持不变，则可得到的一个新的函数表达式 YD,YD称为Y的对偶式。,对偶定理：如果两个逻辑式相等，则它们的对偶式也相等。,利用对偶规则,可以使要证明及要记忆的公式数目减少一半。,逻辑函数及其表示方法,逻辑函数,如果以逻辑变量作为输入，以运算结果作为输出，当输入变量的取值确定之后，输出的取值便随之而定。输出与输入之间的函数关系称为逻辑函数。Y=F(A,B,C,),逻辑函数表示方法,常用逻辑函数的表示方法有：逻辑真值表（真值表）、逻辑函数式（逻辑式或函数式）、逻辑图、波形图、卡诺图及硬件描述语言。它们之间可以相互转换。,最小项:,在n变量逻辑函数中，若m为包含n个因子的乘积项，而且这

10、n个变量都以原变量或反变量的形式在m 中出现，且仅出现一次，则这个乘积项m称为该函数的一个标准积项，通常称为最小项。,3个变量A、B、C可组成 8(23)个最小项：,4个变量可组成 16(24)个最小项,记作m0m15。,逻辑函数的两种标准形式,在n变量逻辑函数中，若M为包含n个因子的和项，而且这n个变量都以原变量或反变量的形式在M 中出现，且仅出现一次，则这个和项M称为该函数的一个标准和项，通常称为最大项。n个变量有2n个最大项，记作i最大项的性质：在输入变量的任何取值下必有一个最大项且仅有一个最大项的值为0；全体最大项之积为0；即 任意两个最大项之和为1；只有一个变量不同的两个最大项的乘积

11、等于各相同变量之和。,最大项:,最小项与最大项的关系,相同编号的最小项和最大项存在互补关系,即:,mi=,Mi=,若干个最小项之和表示的表达式Y，其反函数Y可用等同个与这些最小项相对应的最大项之积表示。,=,=,逻辑函数的化简方法,公式化简法,并项法：,吸收法：,A+AB=A,消项法：,消因子法：,配项法：,逻辑函数的卡诺图表示法,将n变量的全部最小项各用一个小方块表示，并使具有逻辑相邻性的最小项在几何位置上相邻排列，得到的图形叫做n变量最小项的卡诺图。,卡诺图的定义：,卡诺图化简法,卡诺图的表示：,1、一变量全部最小项的卡诺图,一变量Y=F（A），,Y,A,0,1,A,Y,A,0,1,m0,

12、m1,全部最小项：,A，,A,卡诺图：,下面我们根据逻辑函数变量数目的不同分别介绍一下：,A,A,B,Y,0,1,0,1,m0,m1,m2,m3,Y,AB,00,01,11,10,A B,AB,AB,A B,00,01,11,10,m0,m1,m3,m2,Y,A,BC,0,1,00,01,11,10,m0,m1,m4,m5,m3,m2,m7,m6,2、二变量全部最小项的卡诺图,Y=F（A、B）,Y,AB,C,00,01,11,10,0,1,m0,m1,m4,m5,m3,m2,m7,m6,3、三变量全部最小项的卡诺图,Y=F（A、B、C）,Y,AB,CD,00,01,11,10,00,01,11

13、,10,m0,m1,m4,m5,m3,m2,m7,m6,m12,m13,m8,m9,m15,m14,m11,m10,Y,ABC,D,000,001,011,010,100,101,111,110,0,1,m0,m1,m3,m2,m4,m5,m7,m6,m8,m9,m11,m10,m12,m13,m15,m14,4、四变量全部最小项的卡诺图,Y=F（A、B、C、D）,注意：,左右、上下；,在卡诺图中，,每一行的首尾；,每一列的首尾；,的最小项都是逻辑相邻的。,1、把已知逻辑函数式化为最小项之和形式。,2、将函数式中包含的最小项在卡诺图对应 的方格中填 1，其余方格中填 0。,方法一：,根据函数式

14、直接填卡诺图,方法二：,用卡诺图表示逻辑函数：,化简依据：逻辑相邻性的最小项可以合并，并消去因子。,化简规则：能够合并在一起的最小项是2 n 个,如何最简：圈的数目越少越简；圈内的最小项越多越简。,特别注意：卡诺图中所有的 1 都必须圈到，不能合并的 1 必须单独画 圈。,上两式的内容不相同，但函数值一定相同。,Y1=,BC,+,Y1=,将Y1=AC+AC+BC+BC 化简为最简与或式。,此例说明，一逻辑函数的化简结果可能不唯一。,例：,（画矩形圈）。,用卡诺图化简逻辑函数,合并最小项的原则,利用 AB+AB=A2个最小项合并，消去1个变量；4个最小项合并，消去2个变量；8个最小项合并，消去3

15、个变量；2n个最小项合并，消去n个变量；,卡诺图化简法的步骤,画出变量的卡诺图;作出函数的卡诺图;画圈;写出最简与或表达式。,画圈的原则,合并个数为2n；圈尽可能大-乘积项中含因子数最少；圈尽可能少-乘积项个数最少；每个圈中至少有一个最小项仅被圈过一次，以免出现多余项。,具有无关项的逻辑函数化简,约束项、任意项和逻辑函数式中的无关项,无 关 项,约束项:当限制某些输入变量的取值不能出现时，用它们对应的最小项恒等于0来表示。,任意项:在输入变量的某些取值下函数值是1还是0皆可，并不影响电路的功能。在这些变量的取值下，其值等于1的那些最小项称为任意项。,在卡诺图中用符号“”、“”或“d”表示无关项

16、。在化简函数时即可以认为它是1，也可以认为它是0。,第 四 章,组合逻辑电路,组合逻辑电路的分析和设计方法,组合逻辑电路的分析方法,分析方法步骤：,组合逻辑电路的设计方法,步骤：,若干常用的组合逻辑电路,编码器,编码：用二进制代码来表示某一信息（文字、数字、符号）的过程。实现编码操作的电路称为编码器。,普通编码器,3位二进制（8线3线）编码器真值表,任何时刻只允许输入一个编码信号，否则输出将发生混乱。,二进制编码器,输入端：2n输出端：n,高电平有效,优先编码器,在优先编码器电路中，允许同时输入两个以上编码信号。编码时只对优先权最高的进行编码。,8线3线优先编码器74LS148逻辑图（图）。,

17、选通输入端,选通输出端,扩展端,输入：逻辑0(低电平）有效,输出：逻辑0(低电平）有效,低电平表示“电路工作，但无编码输入”,低电平表示“电路工作，且有编码输入”,译码器,译码：将二进制代码翻译成对应的输出信号的过程.译码是编码的逆过程.实现译码操作的电路称为译码器。,常用的译码器有:二进制译码器、二十进制译码器、显示译码器三类。,二进制译码器,输入端：n 输出端：2n,二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。,3位二进制译码器(3线-8线译码器),输入：3位二进制代码输出：8个互斥的信号（高电平有效

18、）,74HC138集成译码器,S=1,译码器正常工作,片选输入端（使能端）,输出低电平有效,地址输入端,3线8线译码器74HC138功能表,显示译码器,用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。,半导体数码管,BCD七段显示译码器,A3-A0:输入数据,a,数据分配器与数据选择器,定义：将公共数据线上的信号根据需要送到多个 不同通道上去的逻辑电路。,数据分配器,框图：,输入端:1个输出端:2n个,由74HC138构成的1路-8路数据分配器,数据选择器,定义：根据需要将多路信号中选择一路送到公共数据线上的逻辑电路(又称

19、多路开关).,输入端：2n个输出端：1个,真值表,地址变量,输入数据,由地址码决定从路输入中选择哪路输出。,4选1数据选择器,型号:74HC153 双4选1数据选择器,集成电路数据选择器,集成8选1数据选择器74HC151,74HC151的真值表,触 发 器,第 五 章,概述,触发器,.概念：能够存储位二值信号的基本单元电路。,.特点：（）有两个稳定的状态：和。（）在适当输入信号作用下，可从一种状态翻转到另一种状态；在输入信号取消后，能将获得的新状态保存下来。,触发器的现态和次态,现态：次态：*,触发器逻辑功能描述方法,功能表（特性表）、特性方程、状态图、波形图,按结构可分为,触发器分类,按逻

20、辑功能可分为,触发器的电路结构与动作特点,SR锁存器,或非门构成,RD Reset直接复位端(置0端）,SD Set直接置位端(置1端）,（基本RS触发器）,或非门组成的基本RS触发器的特性表,当SD、RD同时撤去时，输出端Q和Q状态不定。,与非门构成,与非门组成的基本RS触发器的特性表,当SD、RD同时撤去时，输出端Q和Q状态不定。,特性方程：,电平触发的触发器,电平触发SR触发器,（同步触发器）,同步SR触发器的特性表,特性方程：,脉冲触发的触发器,主从SR触发器,（主从触发器）,1,0,1,1,0,1,1,1,特性方程,主从JK触发器,主从JK触发器没有约束。,JK触发器的特性表,脉冲触

21、发方式的动作特点:,（1）触发器翻转分两步动作：第一步，在 CLK1期间主触发器接收输入端信号，被置成相应的状态，从触发器不变；第二步，CLK下降沿到来时从触发器按照主触发器的状态翻转，输出端Q和Q的状态改变发生在CLK下降沿。（2）在CLK=1的全部时间里输入信号都将对主触发器起控制作用。,在Q=0时，J端出现正向干扰，在Q=1时，K端出现正向干扰，触发器的状态只能根据输入端的信号（正向干扰信号）改变一次的现象称为一次变化现象。,一次变化现象降低了主从JK触发器的抗干扰能力。,主从JK触发器在使用时要求J、K信号在CLK上升沿前加入，CLK=1期间保持不变，CLK下降沿时触发器状态发生改变。

22、,一次变化现象：,边沿触发的触发器,用两个电平触发D触发器组成的边沿触发器,逻辑符号,带异步置位、复位端的CMOS边沿触发D触发器,上升沿触发,异步置位端（高电平有效）,异步复位端（高电平有效）,下降沿触发,特性表,边沿触发器动作特点:,触发器的次态仅仅取决于时钟信号的上升沿（下降沿）到达时输入的逻辑状态，而在这以前或以后，输入信号的变化对触发器输出的状态没有影响。,边沿触发器有效地提高了触发器的抗干扰能力，因而也提高了电路的工作可靠性。,触发器的逻辑功能及其描述方法,按逻辑功能可分为,SR触发器,T和T触发器,JK触发器,D触发器,触发器按逻辑功能的分类,SR触发器,特性表,特性方程,状态转

23、换图,JK触发器,特性表,特性方程,状态转换图,T触发器,特性表,特性方程,状态转换图,当T=1时，称为T触发器。,D触发器,特性表,特性方程,状态转换图,不同逻辑功能触发器之间的相互转换,利用已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑，得到被转换触发器的驱动方程。,关键：找出被转换触发器的激励条件。,转换步骤：（1）写出已有触发器和待求触发器的特性方程。（2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。（3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。（4）根据转换逻辑画出逻辑电路图。,第 六 章,时 序 逻 辑 电 路,概述,组合电路

24、与时序电路的区别,1.组合电路：,电路的输出只与电路的输入有关，,与电路的前一时刻的状态无关。,2.时序电路：,电路在某一给定时刻的输出,取决于该时刻电路的输入,还取决于前一时刻电路的状态,由触发器保存,时序电路：,组合电路,+,触发器,电路的状态与时间顺序有关,时序逻辑电路的分类：,按动作特点可分为,同步时序逻辑电路,异步时序逻辑电路,所有触发器状态的变化都是在同一时钟信号操作下同时发生。,触发器状态的变化不是同时发生。,按输出特点可分为,米利型时序逻辑电路,穆尔型时序逻辑电路,输出不仅取决于存储电路的状态，而且还决定于电路当前的输入。,输出仅决定于存储电路的状态，与电路当前的输入无关。,时

25、序逻辑电路的功能描述方法,特性方程：描述触发器逻辑功能的逻辑表达式。驱动方程：（激励方程）触发器输入信号的逻辑 表达式。时钟方程：控制时钟CLK的逻辑表达式。状态方程：（次态方程）次态输出的逻辑表达式。驱动方程代入特性方程得状态方程。输出方程：输出变量的逻辑表达式。,逻辑方程组,状态表,反映输出Z、次态Q*与输入X、现态Q之间关系的表格。,状态图,反映时序电路状态转换规律，及相应输入、输出取值关系的图形。,箭尾：现态,箭头：次态,标注：输入输出,时序图,时序图又叫工作波形图，它用波形的形式形象地表达了输入信号、输出信号、电路的状态等的取值在时间上的对应关系。,这四种方法从不同侧面突出了时序电路

26、逻辑功能的特点，它们在本质上是相同的，可以互相转换。,电路图,时钟方程、驱动方程和输出方程,状态方程,状态图、状态表,时序图,1,5,时序电路的分析步骤：,4,时序逻辑电路的分析方法,判断电路逻辑功能,检查自启动,若干常用的时序逻辑电路,寄存器和移位寄存器,寄存器,在数字电路中，用来存放二进制数据或代码的电路称为寄存器。,寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。,移位寄存器,单向移位寄存器,经过4个CLK信号以后，串行输入的4位代码全部移入寄存器中，同时在4个触发器输出端得到并行输出代码。,首先将4位数据

27、并行置入移位寄存器的4个触发器中，经过4个CP,4位代码将从串行输出端依次输出，实现数据的并行串行转换。,双向移位寄存器,计数器,二进制计数器,十进制计数器,N进制计数器,加法计数器,同步计数器,异步计数器,减法计数器,可逆计数器,加法计数器,减法计数器,可逆计数器,二进制计数器,十进制计数器,N进制计数器,计数器,任意进制计数器的构成方法,利用现有的N进制计数器构成任意进制（M）计数器时，如果MN，则要多片N进制计数器。,实现方法,置零法（复位法）,置数法（置位法）,当MN时，需用多片N进制计数器组合实现,串行进位方式、并行进位方式、整体置零方式、整体置数方式,若M可分解为M=N1N2(N1

28、、N2均小于N），可采用连接方式有：,若M为大于N的素数，不可分解，则其连接方式只有：整体置零方式、整体置数方式,串行进位方式：以低位片的进位信号作为高位片的时钟输入信号。,并行进位方式：以低位片的进位信号作为高位片的工作状态控制信号。,整体置零方式：首先将两片N进制计数器按最简单的方式接成一个大于M进制的计数器，然后在计数器记为M状态时使RD=0，将两片计数器同时置零。,整体置数方式：首先将两片N进制计数器按最简单的方式接成一个大于M进制的计数器，然后在某一状态下使LD=0，将两片计数器同时置数成适当的状态，获得M进制计数器。,时序逻辑电路的设计方法,根据设计要求,画原始状态图,最简状态图,

29、画电路图,检查电路能否自启动,1,2,4,6,选触发器，求时钟、输出、状态、驱动方程,5,状态分配,3,化简,设计步骤:,确定输入、输出变量及状态数,2n-1M2n,第 七 章,半 导 体 存 储 器,概述,半导体存储器是一种能存储大量二值信息的半导体器件。,只读存储器（ROM),优点：电路结构简单，断电后数据不丢失，具有非易失性。,缺点：只适用于存储固定数据的场合。,电路结构,Read Only Memory,只读存储器分类：,掩膜ROM：出厂后内部存储的数据不能改动，只 能读出。,PROM：可编程，只能写一次。,EPROM:用紫外线擦除，擦除和编程时间较慢，次数也不宜多。,E2PROM:电

30、信号擦除，擦除和写入时需要加高电压脉冲，擦、写时间仍较长。,快闪存储器(Flash Memory)：吸收了EPROM结构简单，编程可靠的优点，又保留了E2PROM用隧道效应擦除的快捷特性，集成度可作得很高。,随机存储器（RAM),优点：读、写方便,使用灵活。,缺点：一旦停电所存储的数据将随之丢失（易失性）。,基本结构：地址译码器、存储矩阵和读写控制电路构成。,P368图,存储容量的扩展,存储容量字数位数,存储容量22444,位扩展,8片10241位RAM接成10248位的RAM。,字扩展,4片2568位的RAM接成1024 8位的RAM。,第 十 章,脉 冲 波 形 的产生和整形,概述,矩形脉

31、冲信号的获取方法有两种：,产生:不用信号源，加上电源自激振荡，直接产生波形。,整形:输入信号源进行整形.,脉冲产生电路:多谐振荡器,脉冲整形（变换）电路:施密特触发器、单稳态触发器,施密特触发器是一种能够把输入波形整形成为适合于 数字电路需要的矩形脉冲的电路。,施密特触发器,正向阈值电压,负向阈值电压,回差电压：VT VTVT,滞回电压传输特性，即输入电压的上升过程和下降过程的阈值电平不同。这是施密特触发器固有的特性。,同相输出的施密特触发器,反相输出的施密特触发器,施密特触发器的应用,用于波形变换：,用于脉冲整形：,用于脉冲鉴幅：,施密特触发器能将幅度大于VT+的脉冲选出。,用于构成多谐振荡

32、器：,小结,施密特触发器具有两个稳定的状态，是一种能够把输入波形整形成为适合于数字电路需要的矩形脉冲的电路。而且由于具有滞回特性，所以抗干扰能力也很强。施密特触发器可以由分立元件构成，也可以由门电路及555定时器构成。施密特触发器在脉冲的产生和整形电路中应用很广。,单稳态触发器,工作特点：1、电路中有一个稳态和一个暂稳态两个工作状态；2、在外界触发脉冲作用下，电路能从稳态翻转至暂稳态，在暂稳态维持一段时间后，再自动翻转至稳态；3、暂稳态维持时间的长短取决于电路本身的参数与触发脉冲无关。,集成单稳态触发器,功能表见表,tW=0.69RextCext,外接电阻（下降沿触发）,内部电阻（上升沿触发）

33、,单稳态触发器的应用,定时,只有在脉冲宽度 tpo内的信号才能通过。,延时与整形,可将脉冲宽度不等的矩形脉冲整形成脉冲宽度相等的矩形波。,通常噪声多表现为尖脉冲，宽度较窄，而有用的信号都具有一定的宽度。因此，利用单稳态电路，将输出脉宽调节到大于噪声宽度而小于信号宽度即可消除噪声。,消除噪声,小结,单稳态触发器具有一个稳态和一个暂稳态。在单稳态触发器中,由稳态到暂稳态需要输入触发脉冲,暂稳态的持续时间即脉冲宽度是由电路的阻容元件RC决定的,与输入信号无关。,单稳态触发器可以由门电路构成，也可以由555定时器构成。,单稳态触发器可以用于产生固定宽度的脉冲信号，用途很广。,多谐振荡器,多谐振荡器又称

34、无稳电路，主要用于产生各种方波或时间脉冲信号。它是一种自激振荡器，在接通电源之后，不需要外加触发信号，便能自动地产生矩形脉冲波。由于矩形脉冲波中含有丰富的高次谐波分量，所以习惯上又把矩形波振荡器称为多谐振荡器。,性能特点：没有稳态，有两个暂稳态。工作不需要外加信号源，只需要电源。,小结,多谐振荡器没有稳定状态，只有两个暂稳态。工作不需要外加信号源，只需要电源。,要想得到频率稳定性高的多谐振荡器时，应采用石英晶体多谐振荡器。,555定时器及其应用,555定时器是一种多用途的数字模拟混合集成电路。该电路功能灵活、适用范围广，只要外围电路稍作配置，即可构成单稳态触发器、多谐振荡器或施密特触发器，因而

35、可应用于定时、检测、控制、报警等方面。,555定时器接成施密特触发器,二六搭一,交流接地,VT-,VT+,回差电压:,555定时器接成单稳态触发器,七六搭一，上R下C,555定时器接成多谐振荡器,振荡周期：T=0.69(R1+2R2)C,输出脉冲占空比:,第 十一 章,数模和模数转换,概述,模数转换（A/D转换）：将模拟信号转换为数字信号。实现A/D转换的电路称为A/D转换器，简写为ADC(Analog-Digital Converter),数模转换（D/A转换）：将数字信号转换为模拟信号。实现D/A转换的电路称为D/A转换器，简写为DAC(Digital-Analog Converter),

36、电阻网络,模拟电子开关,求和放大器,参考电压,权电阻网络D/A转换器,D/A转换器,倒T形电阻网络D/A转换器,权电流型D/A转换器,D/A转换器的主要参数,（1）分辨率：D/A转换器理论上可达到的精度。,1.D/A转换器的转换精度,分辨率也可用D/A转换器能够分辨出来的最小输出电压与最大输出电压的比值来表示。10位D/A转换器的分辨率为：,分辨率可以用输入二进制数码的位数给出。,（2）转换误差：D/A转换器实际上能达到的转换精度。可以用输出电压满刻度值的百分数表示，也可用最低位有效值的倍数表示。,如：转换误差为0.5LSB，表示输出模拟电压的绝对误差等于当输入数字量的LSB1时，其余各位均为

37、0时输出模拟电压的一半。,转换误差可分为静态误差和动态误差。产生静态误差的原因是基准电源不稳定、运放的零点漂移、模拟开关导通时的内阻和压降及电阻网络中阻值的偏差等；动态误差则是在转换的动态过程中产生的附加误差。,（1）建立时间tset：指输入数字量各位由全0变为全1或由全1变为全0时,输出电压达到某一规定值所需要的时间。通常建立时间在100 ns 几十s之间。,2.D/A转换器的转换速度,（2）转换速率SR：指输入数字量各位由全0变为全1或由全1变为全0时，输出电压的变化率。,AD转换器,0 5V,0000000011111111,A/D转换的基本原理,A/D转换器的主要参数,A/D转换器的分辨率用输出二进制数的位数表示，位数越多，误差越小，转换精度越高。例如，输入模拟电压的变化范围为05V，输出10位二进制数可以分辨的最小模拟电压为5V2104.88mV。,(1)分辨率：,1.A/D转换器的转换精度,（2）转换误差 通常以输出误差最大值的形式给出，一般多以最低有效位的倍数给出。有时也用满量程输出的百分数给出转换误差。,2.A/D转换器的转换速度,转换速度是指完成一次转换所需的时间。转换时间是指从接到模拟输入信号开始，到输出端得到稳定的数字输出信号所经过的这段时间。,