数字电子电路课件第三章课件.ppt

《数字电子电路课件第三章课件.ppt》由会员分享，可在线阅读，更多相关《数字电子电路课件第三章课件.ppt（16页珍藏版）》请在三一办公上搜索。

1、3.4 MOS逻辑门,一、MOS晶体管,有三个电极：源极S，漏极D，栅极G,它是电压控制器件，用栅极电压来控制漏极电流。,分类：,N型沟道,耗尽型（实线）夹断电压,P型沟道,增强型（虚线）开启电压,对于N管：,MOS管作开关使用时:,对于P管：,“1”,当栅极G加低电平（小于管子开启电压Vth）时，源极S、漏极D相当于开关断开。,当栅极G加高电平（大于管子开启电压Vth约2V）时，源极S、漏极D相当于开关闭合。,当栅极G加高电平（大于管子开启电压Vth约2V）时，源极S、漏极D相当于开关断开。,当栅极G加低电平（小于管子开启电压Vth）时，源极S、漏极D相当于开关闭合。,“0”,“1”,“0”

2、,（一）EEMOS反相器,1电路图,当Vi=“0”时，To 截止，TL导通,当Vi=“1”时，TL，To均导通，,To驱动管,TL负载管,要使VOL接近于0，则要求 gmo gml,VO=VOH=VDD VTL,2电路特点(P91),（1）单一电源，结构简单；,（2）负载管始终工作于饱和区，工作速度低，功耗大；,（3）最大输出电压为VDDVGS（th）NL,产生不必要的电源损失；,（4）输出高、低电平之比Vgmo/gml,取决于输 入管和负载管中跨导之比。所以有时称为“有比电路”。,（二）MOS门电路,与非门,当A、B中只要有一个输入信号Vi=“0”VT，则管子截止。,输出Y VDD VTL“

3、1”,当A、B中输入信号Vi=“1”（VT）时，T1、T2导通,输出Y“0”,0,1,0,2或非门,当A、B中只要有一个输入信号Vi为高电平（VT）时，该管导通。,输出 Y 0,当A、B中输入信号Vi为低电平（VT）时，T1、T2截止,输出 Y VDD VTL=“1”,“1”,=“0”,“0”,=“1”,“0”,3.5 CMOS电路,它由一个PMOS管和一个NMOS管串联互补组成。通常以 PMOS 管作负载管，NMOS 管作输入管。,1电路结构,2工作原理,a当Vi=“0”低电平时,VGSN0（V）VGS(TH)N,TN 截止，等效为一个很大的电阻Roff=1012,VGSP 0 VDD=VD

4、D VGS(TH)P,TP 导通，等效为一个较小的电阻Ron=103,b当Vi=VDD 高电平时,VGSNVDDVGS(TH)N,TN 导通。,而 VGSP Vi VDD=VDD VDD VGS(TH)P,TP 截止。,V00V 低电平,电路起到反相器的作用,3电路特点,（2）静态功耗极低；,（3）抗干扰能力较强；,（4）电源利用率高；,（5）输入阻抗高，带负载能力强。,（1）集成度高；,电压传输特性,1CMOS与非门,2CMOS或非门,3带缓冲级的与非门电路,它是由PMOS和NMOS管并联互补组成,1电路结构,NMOS 管栅极接 C,V0 Vi,Vi 不能传输过去,TP、TN均导通,TP、TN均截止,2逻辑符号,（1）三态输出 CMOS 门结构之一(P 103),1电路结构,Y=高阻态,TP，TN均导通,TP，TN均截止,“0”,=高阻态,“1”,（2）三态输出 CMOS 门结构之二,Y=A,Y呈高阻态,“0”,=A,“1”,=A,“1”,=高阻态,“0”,“0”,“1”,=高阻态,Y=A,Y呈高阻态,传输门导通,传输门截止,Y呈高阻态,“0”,（3）三态输出 CMOS 门结构之三,“1”,=高阻态,1.CMOS与非门、或非门、三态门、传输门及其特点。2.在使用中注意CMOS逻辑门与TTL逻辑门的区别。,