数字电子技术第五章fg.ppt

《数字电子技术第五章fg.ppt》由会员分享，可在线阅读，更多相关《数字电子技术第五章fg.ppt（94页珍藏版）》请在三一办公上搜索。

1、第六章 时序逻辑电路,第一节 时序电路概述,第二节 同步时序电路的分析,第四节 同步时序电路的设计,第五节 异步时序电路,小结,第三节 常用的时序逻辑电路,第一节 时序电路概述,组合电路与时序电路的区别,1.组合电路：,电路的输出,只与电路的输入有关，,与电路的前一时刻的状态无关。,2.时序电路：,电路在某一给定时刻的输出,取决于该时刻电路的输入,还取决于前一时刻电路的状态,由触发器保存,时序电路：,组合电路,+,触发器,电路的状态与时间顺序有关,式中：tn、tn+1表示相邻的两个离散时间,时钟信号未注明,输出方程：,Z（tn）=FX（tn），Y（tn）,状态方程：,Y（tn+1）=GW（tn

2、），Y（tn）,控制方程:,W（tn）=HX（tn），Y（tn）,控制信号,第一节 时序电路概述,1.输出Z（tn）与现态Y（tn）及输入X（tn）的关系分：,Z（tn）=,FY（tn）,穆尔型（Moore）电路,FX（tn），Y（tn）,米莱型（Mealy）,2.从控制时序状态的脉冲源来分：,时序电路,同步：,异步：,存储电路里所有触发器由一个统一的时钟脉冲源控制,没有统一的时钟脉冲,第一节 时序电路概述,6.1 时序逻辑电路的特点和逻辑功能的描述,一、时序逻辑电路的特点功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。例：串行加法器，两个多位数从低位到高位逐位相加2.电

3、路结构上包含存储电路和组合电路存储器状态和输入变量共同决定输出,二、时序电路的一般结构形式与功能描述方法,可以用三个方程组来描述：,三、时序电路的分类,1.同步时序电路与异步时序电路同步：所有触发器都是在同一时钟操作下,状态转换是同步发生的异步：不是所有的触发器都使用同一个时钟信号,因而在电路转换过程中触发器的翻转不是同步发生的2.Mealy型和Moore型Mealy型：Moore型：,6.2 时序电路的分析方法,分析：找出给定时序电路的逻辑功能即找出在输入和CLK作用下，电路的次态和输出。一般步骤：根据给定的逻辑图写出存储电路中每个触发器输入端的逻辑函数式，得到电路的驱动方程。将每个触发器的

4、驱动方程代入它的特性方程，得到电路的状态方程。从逻辑图写出输出方程。为了能更加直观地显示电路的逻辑功能，还可以从方程式求出电路的状态转换表，画出电路的状态转换图或时序图。,例：,状态转换表,二、状态转换图,四、时序图,6.3 常用的时序逻辑电路,6.3.1 寄存器用于存储二值信息代码，由N个触发器组成的寄存器能存储一组N位的二值代码。只要求其中每个触发器可置1，置0。例1：,74LS175,6.3.2 移位寄存器（代码在寄存器中左/右移动）,具有存储+移位功能,器件实例：74LS 194A，左/右移，并行输入，保持，异步置零等功能,并行输入,并行输出,6.3.3 计数器,用于计数、分频、定时、

5、产生节拍脉冲等分类：按时钟分，同步、异步 按计数过程中数字增减分，加、减,1.异步计数器,异步二进制加法计数器在末位+1时，从低位到高位逐位进位方式工作。原则：每1位从“1”变“0”时，向高位发出进位，使高位翻转。电路的状态按照状态转换图循环工作。,异步二进制减法计数器在末位-1时，从低位到高位逐位借位方式工作。原则：每1位从“0”变“1”时，向高位发出进位，使高位翻转。,2.同步计数器（1）同步二进制计数器同步二进制加法计数器原理：根据二进制加法运算规则可知：在多位二进制数末位加1，若第i位以下皆为1时，则第i位应翻转。由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应

6、为：,T0始终等于1,器件实例：SN74163 同步置0,同步二进制减法计数器原理：根据二进制减法运算规则可知：在多位二进制数减1时，若第i位以下皆为0时，则第i位应当翻转，否则应保持不变。由此得出规律，若用T触发器构成计数器，则每一位触发器的驱动方程为 T0始终等于1,(2)同步十进制计数器加法计数器基本原理：在同步十六进制计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。,能自启动,器件实例：74SN160 异步置0,（3）任意进制计数器的构成方法用已有的N进制芯片，组成M进制计数器，是常用的方法。,N进制,M进制,N M原理：计数循环过程中设法跳过NM个状态。具体方

7、法：置零法 置数法,同步置零和异步置零法 例：将同步十六进制计数器74163十二进制计数器 同步置0法，如双线所示，实现如下图所示,异步置0 如虚线所示,置数法例：将同步十进制计数器74160接成七进制计数器同步预置数（如实线箭头所示），进位输出信号C由S9状态译出，所以反向后作为 所需的低电平。,N MM=N1N2先用前面的方法分别接成N1和N2两个计数器。N1和N2间的连接有两种方式：a.并行进位方式：用同一个CLK，低位片的进位输出作为高位片的计数控制信号（如74160的EP和ET）b.串行进位方式：低位片的进位输出作为高位片的CLK，两片始终同时处于计数状态,例：用74160接成一百进

8、制,例：用两片74160接成一百进制计数器,并行进位法,串行进位法,M不可分解采用整体置零和整体置数法：先用两片接成 M M 的计数器然后再采用置零或置数的方法,例：用74160接成二十九进制,例：用74160接成二十九进制,整体置零（异步）,整体置数（同步）,6.4 同步时序逻辑电路的设计方法,6.4.1 简单同步时序逻辑电路的设计设计的一般步骤一、分析设计要求，找出电路应有的状态转换图或状态转换表1.确定输入/输出变量、电路状态数。2.定义输入/输出逻辑状态以及每个电路状态的含义，并将电路状态顺序进行编号。3.按设计要求实现的逻辑功能画出电路的状态转换图或列出状态转换表。二、状态化简若两个

9、电路状态在相同的输入下有相同的输出，并转向同一个次态，则称为等价状态；等价状态可以合并。,三、状态编码1.确定触发器数目。2.给每个状态规定一个n位二制代码。（通常编码的取法、排列顺序都依照一定的规律）四、从状态转换图或状态转换表求出电路的状态方程，驱动方程和输出方程。五、根据得到的驱动方程和输出方程画出逻辑图。六、检查所设计的电路能否自启动。,例：设计一个串行数据检测电路。正常情况下串行的数据不应连续出现3个或3个以上的1。当检测到连续3个或3个以上的1时，要求给出“错误”信号。,一、建立电路的状态转换图 二、状态化简用A（1位）表示输入数据用Y（1位）表示输出（检测结果）,三、规定电路状态

10、的编码取n=2，取 的00、01、10为 则，,四、选用JK触发器，求方程组五、画逻辑图,六、检查电路能否自启动,能自启动,将无效状态 代入状态方程和输出方程计算，得到A=1时次态转为10、输出为1；A=0时次态转为00、输出为0。,6.4.2 时序逻辑电路中的竞争冒险现象 分为两类：*由组合逻辑电路的竞争冒险所引起。产生的输出脉冲噪声不仅影响整个电路的输出，还可能使存储电路产生误动作。*如果存储电路中触发器的输入信号和时钟信号在状态变化时配合不当，也可能导致触发器误动作。,二、JK触发器1.定义：凡在时钟信号作用下，具有如下功能的触发器,二、脉冲触发方式的动作特点,第二节 同步时序电路分析,

11、写电路的输出函数,同步时序电路分析,解：,1.写出各触发器的控制函数和电路的输出函数。,控制函数：,T1n=Xn,Q1n,X,T2n=XnQ1n,输出函数:,X,Q1n,Q2n,Zn=XnQ2nQ1n,2.写状态方程,T触发器的状态方程为：,同步时序电路分析,3.作出电路的状态转换表及状态转换图,填表方法：,0 0,0,0 0,Xn Q2n Q1n 所有组合,0 1,0,0 1,0 1,0 0,0,同步时序电路分析,由状态表绘出状态图,00,01,10,11,Xn/Zn,1/0,0/0,0/0,0/0,0/0,同步时序电路分析,由状态图得电路的逻辑功能：,电路是一个可控模4计数器。,X端是控制

12、端，时钟脉冲作为计数脉冲输入。,X=1 初态为00时，,X=0时,保持原态。,电路属于米莱型、可控模4计数器电路。,输出不仅取决于电路本身的状态，而且也与输入变量X有关。,同步时序电路分析,4.作时序波形图,初始状态Q2nQ1n为00，输入X 的序列为1111100111。,0,0,1,0,0,0,0,0,X=1模4加计数,写电路的输出函数,简单的电路可直接绘出状态转换图,同步时序电路分析,第三节 同步时序路的设计,设计方法,状态转换表的简化,同步时序电路设计举例,同步时序电路设计,画逻辑电路图,画出全状态图，检查设计，如不符合要求，重新设计,例：设计一“011”序列检测器，每当输入011码时

13、，对应 最后一个1，电路输出为1。,解：,（1）画出原始状态图（或称转移图）与原始状态表,输入端X：,输入一串行随机信号,输出端Z：,当X出现011序列时，Z=1；否则Z=0。,A,B,C,D,X,S n,0,1,A,B,C,D,B/0,A/0,B/0,C/0,B/0,D/1,B/0,A/0,Sn+1/Zn,同步时序电路设计,（2）状态简化,等价状态可以合并为一个状态,（3）状态编码,Q1Q0-两个触发器状态,X,Q1nQ0n,Q1n+1Q0n+1/Zn,0 0,0 1,0 1,1 0,01/0,00/0,01/0,10/0,01/0,00/1,同步时序电路设计,（4）确定触发器类型，编写状态

14、表，求控制函数及输出函数。,触发器类型：,选T触发器,编写状态表：,0 0,0 1,1 0,0,0,1,0 0,0 0,1 0,0,1,0,0,1）填X=0与X=1时电路的现态与次态，及相应的现输出。,2）填写相应的1、0的状态。,根据现态与次态决定T值。,3）填1、0的卡诺图，求函数的表达式。,同步时序电路设计,表达式为：,Q1Q0取11组合的态未使用，在卡诺图中暂按无关项处理。,根据化简时约束项的使用情况，反填状态表，得全状态表。,T0：,XQ1Q0为111时，以1对待；,XQ1Q0为011时，以0对待。,同步时序电路设计,1,1,1,0,0,1,0,0,全,同步时序电路设计,（5）画逻辑

15、电路图,同步时序电路设计,（6）画全状态图,00,01,10,11,同步时序电路设计,同步时序电路设计,画逻辑电路图,画出全状态图，检查设计，如不符合要求，重新设计,状态转换表的简化,1.观察法简化,状态等价的判别方法：,前提条件：输出必须相同，然后看次态是否等价。,1）次态相同或某些次态和各自的现态相同,2）次态交错,如F和G，记为F，G。,3）次态互为隐含条件,A、C等价取决B、D，称B、D等价是A、C等价的隐含条件。,同理，A、C等价是B、D等价的隐含条件。,A、C和B、D互为隐含，A与C、B与D等价即A，C，B、D。,B、E等价，记为B、E。,关键找等价态,状态转换表的简化,由于B，E

16、，而B，D，则D，E。,称它们为等价类。,将B，D，E称为最大等价类。,不被其它等价类所包含,得A，C、F，G、B，D，E。,简化的实质：,寻找所有的最大等价类，将等价态合并，得最简状态表，以使设计电路最简。,返 回,A F B,状态简化,2.隐含表法简化,系统的比较方法,第一步 作隐含表,少尾,缺头,1）作隐含表,2）顺序比较,BDAF,DGAF,状态不等价填“”;状态等价填“”;取决隐含条件的-将条件填在格中。,状态简化,第二步 关连比较,继续检查填有隐含条件的那些方格。若检查发现所填的隐含条件肯定不能满足，就在该方格内打“”。,状态简化,第三步 寻找最大等价类,未打“”的方格，都代表一个

17、等价状态对。,由此得到全部等价对：A，F、B，H、B，C、C，H。,全部最大等价类：,A，F、B，C，H、D、E、G。,第四步 状态合并，得最简状态表,用A表示,用B表示,构成等价类B、C、H,同步时序电路设计举例,例：设计一个模可变的同步递增计数器。当控制信号 0时为三进制计数器；时为四进制计数器。,解：,（1）作原始状态图,设,输入控制端：,输出端：1（三进制计数器的进位输出端）,2（四进制计数器的进位输出端）,00,01,10,11,X/Z1，Z2,（2）确定触发器类型，求控制 函数和输出函数。,触发器类型：,D,个数：2,根据触发器的激励表与原始状态图，作状态表。,X,0,1 1,0

18、0,0 1,1 0,0 0,0 1,0 1,1 0,0 0,0,1,0 1,0,0,0,1,从卡诺图看出，约束项均未使用，按“0”处理填入表中，得全状态表。,0,1 1,输出：,状态转换表,全,举例,0,0,1,举例,（3）画出逻辑图,举例,4.画出全状态图,0/0,电路是一个自启动电路，完成设计要求。,仿真,同步时序电路设计,画逻辑电路图,画出全状态图，检查设计，如不符合要求，重新设计,第四节 异步时序电路,脉冲异步时序电路：,输入信号是脉冲信号,电平异步时序电路：,输入信号是电平,例：分析图示时序电路。,解：,该电路是异步,注：异步电路的分析应考虑时钟信号,1,异步时序电路分析,（1）各触

19、发器的控制函数和时钟方程,（2）各触发器的状态方程,方程成立无时钟，保持原态。,1）J0=0，K0=1，置0状态。2）J0=K0=1，计数状态。2号触发器Q2为0的情况多于1，因此，0号触发器常处于计数状态。,J1=K1=1 1号触发器处于计数状态，但且仅当Q0为下降沿的时候。,1）J2=0，K2=1，置0状态。2）J2=K2=1，计数状态。2号触发器J2为0的情况多于1，因此，2号触发器常处于置0状态。,异步时序电路分析,（3）态序表,计数脉冲CP,0,1,0,0,1,1,1,0,2,0,1,0,1,1,1,3,0,1,1,1,1,0,4,1,0,0,1,1,1,5,0,0,0,1,1,0,

20、“1”表示有时钟跳变沿“0”表示无时钟跳变沿,模5异步计数器,异步时序电路分析,时序图,电路为一模5异步计数器,逻辑功能：,设初态 为：,时序电路由记忆电路和组合电路两部分组成，具有 存储作用。,时序电路可分为同步和异步时序电路、穆尓型和米萊型。,同步时序电路的分析,同步时序电路的设计,同步时序电路,异步时序电路,脉冲异步时序电路,电平异步时序电路,主要介绍脉冲异步时序电路的分析,步骤,步骤,步骤,5-1、,5-2、,5-6、,5-9、,5-10、,5-12、,5-13、,5-17、,同步时序电路分析,写电路的输出函数,简单的电路可直接绘出状态转换图,返回,同步时序电路设计,画逻辑电路图,画出全状态图，检查设计，如不符合要求，重新设计,返回,异步时序电路分析,1.各触发器的控制函数和时钟方程（和同步区别）,2.各触发器的状态方程,3.态序表,4.时序图,最后得到电路的逻辑功能。,返回,