数字电子技术 总复习.ppt

《数字电子技术 总复习.ppt》由会员分享，可在线阅读，更多相关《数字电子技术 总复习.ppt（58页珍藏版）》请在三一办公上搜索。

1、第一章 数字逻辑基础,熟练掌握各种数制之间的换算。熟练掌握8421BCD码和十进制数之间的关系和变换。,第二章 逻辑门电路,1.二极管：熟悉和理解二极管单向导电性。会判断电路中二极管状态。掌握理想模型和恒压模型。2.双极型三极管：具有放大和开关作用。熟悉和理解三极管共射极特性曲线及其工作区域的划分。掌握三极管三个状态的判别方法。3.基本逻辑门电路：熟悉二极管构成的与门、或门、三极管非门电路。理解TTL与非门电路主要技术参数的意义。掌握OC门和三态门的符号和逻辑功能。4.MOS门电路：掌握增强型MOS管的导通条件。会分析CMOS逻辑门、CMOS传输门的逻辑功能。,第三章 逻辑代数和组合逻辑电路,

2、1熟记逻辑代数的基本公式、定律、三个规则。（异或运算的基本定律）2熟练掌握两种方法化简逻辑函数：代数法和卡诺图法（含约束项）。3.掌握逻辑函数表示方法之间的相互转换。4掌握组合逻辑电路的结构特点和功能特点。5掌握组合逻辑电路的分析步骤：写出各输出端的逻辑表达式化简和变换逻辑表达式列出真值表确定功能。6掌握组合逻辑电路的设计步骤：根据设计求列出真值表写出逻辑表达式(或填写卡诺图)逻辑化简和变换画出逻辑图,第四章 常用组合逻辑器件,1掌握编码器、译码器、数据选择器、数值比较器、加法器等组合逻辑器件的逻辑功能及其应用。熟悉74138、74151芯片的逻辑功能。（注意：输入输出端数的关系，框图表示法，

3、编号的对应关系）2会用数据选择器设计组合逻辑函数；会用二进制译码器设计组合逻辑函数。,第五章 触发器,1触发器是双稳态电路。是记忆单元。根据逻辑功能的不同，触发器可分为：(1)RS触发器(2)JK触发器(3)D触发器(4)T触发器（T触发器）熟练掌握各触发器的真值表和特征方程。2按照触发方式不同，触发器可分为：(1)基本RS触发器。(2)同步触发器。(3)主从触发器。(4)边沿触发器。3利用特征方程可实现不同功能触发器间逻辑功能的 相互转换。,第六章 时序逻辑电路的分析,1熟练掌握时序逻辑电路的分析方法：逻辑图时钟方程（异步）、驱动方程、输出方程状态方程状态转换真值表状态转换图和时序图逻辑功能

4、。,第七章 常用时序逻辑器件,1计数器是一种常用的时序逻辑器件。计数器能用于统计输入脉冲的个数、定时、分频等。掌握计数器的逻辑功能和应用。,3寄存器是一种常用的时序逻辑器件。掌握数码寄存器和移位寄存器的工作原理。,2能够设计异步的二进制加、减计数器。熟悉74161、74290芯片的逻辑功能。能够用已有的M进制集成计数器构成N(任意)进制的计数器。,第八章 半导体存储器和可编程逻辑器件,1.了解RAM的基本组成和工作原理。掌握容量的计算；会分析地址单元、存储单元、地址输入端、数据端、字长等之间的关系；会分析输入/输出控制电路。,2.了解ROM电路的基本组成。,3.了解PLD的基本表示方法。,第九

5、章 脉冲波形的产生和变换,1.熟悉555集成定时器的各管脚。熟练掌握555定时器的逻辑功能。2.熟悉由555集成定时器构成的单稳态电路、多谐振荡电路、施密特电路；掌握三种电路的工作原理及各电路指标的分析计算；会分析三种电路的应用电路。,2.1 半导体二极管,例：电路如图所示，已知E=5V，Vi=10sintV，二极管的正向压降可忽略不计，试画出Vo的波形,解：,Vi,t,0,Vi,Vo,R,D,E,+,-,+,-,vo,t,0,5v,10v,5v,2.1 半导体二极管,例：判断D的状态，求VAO。D为恒压模型，VD=0.7V,R,D,D1,D2,D1,D2,A,O,A,O,A,O,6v,12v

6、,6v,3v,6v,3v,(a),(b),(c),解:,(a)先假设D截止,判断出D正向偏置,D导通，VAO=-11.3v,(b)先假设D1D2截止,判断出D1正偏D2反偏,D1导通D2截止,VAO=-0.7v,(c)先假设D1D2截止,D1D2均正偏,D2优先导通D1截止,VAO=5.3v,10v,18k,2k,D,140K,10K,25K,5K,15V,-,+,A,C,B,解：,2.2 半导体三极管,6v,0v,5.4v,-2.3v,-5v,-2.1v,例:判断放大管 管脚、极性、材料,(a),(b),例：判别三极管的 工作状态,2.2 半导体三极管,四.三极管电路的分析方法,（1）首先判

7、断发射结是否正偏。判断 方法如同二极管的判别。如果发射结 正偏，管子导通；否则截止。(2)如果管子导通，计算电路中最大 集电极电流ICM=ICS(饱和集电极电流）则饱和基极电流 IBS=ICS/。计算电路中IB。,若IBIBS 则饱和导通。,另(2)*如果管子导通，计算出电路中的IB。假设管子在放大区，IC=IB.VCE=VCC-ICRL 若VCEVCES 则放大导通；若VCEVCES 则饱和导通。,解:根据饱和条件IBIBS解题。,例：电路及参数如图所示，输入电压VI=3V三极管的 VBE=0.7V。VCES=0V（1）若60，试判断三极管的状态，并求出IC和VO的值。,IBIBS 三极管饱

8、和。,2.2 半导体三极管,（2）将RC 改为6.8k，重复以上计算。,IB不变，仍为0.023mA,IBIBS 三极管处在放大状态。,2.2 半导体三极管,化简逻辑函数：,（利用摩根律）,（利用）,（配项法）,（利用A+AB=A）,（利用A+AB=A）,3.1 逻辑代数,3.1 逻辑代数,化简逻辑函数,化简逻辑函数,3.2 逻辑函数的卡诺图化简法,4.最简与非与非式、与或非、或非或非式,由最简与或式与非与非式,例：L(ABCD)=m(1,5,9,10,11,13,14,15),L,A,B,C,D,B,3.2 逻辑函数的卡诺图化简法,由反函数的最简与或式原函数的最简或与式或非或非式,例：L(A

9、BCD)=m(1,5,9,10,11,13,14,15),L,AB,CD,A,B,C,D,由反函数的最简与或式原函数的最简与或非式,得最简与或表达式：,（4）画出逻辑图。,如果，要求用与非门实现该逻辑电路，就应将表达式转换成 与非与非表达式：,3.4 组合逻辑电路的设计,三、译码器的应用,1译码器的扩展用两片74138扩展为4线16线译码器,4.2 译码器,例：试用译码器和门电路实现逻辑函数：,解：将逻辑函数转换成最小项表达式，再转换成与非与非形式。,=m3+m5+m6+m7,用一片74138加一个与非门就可实现该逻辑函数。,步骤：得出逻辑函数最小项形式。,将最小项式转换成与非与非式。,用二进

10、制译码器和与非门实现该函数。,2用二进制译码器实现组合逻辑电路,例：已知某组合逻辑电路的真值表，试用译码器和门电路设计该逻辑电路。,解：写出各输出的最小项表达式，再转换成与非与非形式:,4.2 译码器,用一片74138加三个与非门就可实现该组合逻辑电路。,可见，用译码器实现多输出逻辑函数时，优点更明显。,与非与非形式:,4.2 译码器,三、数据选择器的应用,1数据选择器的通道扩展用两片74151组成“16选1”数据选择器,4.3 数据选择器,2实现组合逻辑函数,（1）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。例：用8选1数据选择器74151实现

11、逻辑函数：,解：将逻辑函数转换成最小项表达式：,=m3+m5+m6+m7,4.3 数据选择器,画出连线图。,（2）逻辑函数的变量个数大于数据选择器的地址输入变量个数时。,解：将A、B接到地址输入端，C加到适当的数据输入端。作出逻辑函数L的真值表，根据真值表画出连线图。,4.3 数据选择器,例：用4选1数据选择器实现函数：,4.3 数据选择器,cp,L,3.实现数据的并/串转换,计数器,Q2,Q1,Q0,A2,A1,A0,D0,D1,D2,D3,D4,D5,D6,D7,74LS151,G,Y,L,计数输入cp,0,1,0,0,1,1,0,1,二、集成数值比较器及其应用,2数值比较器的位数扩展（1

12、）串联方式 用2片7485组成8位二进制数比较器。,1集成数值比较器7485 4位二进制数比较器,4.4 数值比较器,4.5 算术运算电路,1,1,1,1,1,4位加法器,V,D3,D2,D1,D0,B3,B2,B1,B0,A3,A2,A1,A0,C-1,.AB,V D3 D2 D1 D00 0 1 0 0 是原码,.AB,V D3 D2 D1 D01 1 1 0 0 是补码,1,减法电路,借位信号,如A=0101,B=0001,如A=0001,B=0101,A-B,=A+B反+1-2n,三、减法电路,1,1,1,1,1,4位加法器,V,D3,D2,D1,D0,B3,B2,B1,B0,A3,A

13、2,A1,A0,4位加法器,B3,B2,B1,B0,A3,A2,A1,A0,C-1,C-1,D3,D2,D1,D0,V,=1,=1,=1,=1,1,减法电路,维持原码电路,D3D2D1D0-差的原码,三、触发器应用举例,一个3人抢答电路。,5.2 各种逻辑功能的触发器触发器,例：电路如图所示，已知CP和X的波形，试画出Q0和Q1的波形。设触发器的初始状态均为0。,5.2 各种逻辑功能的触发器触发器,例：电路如图所示，已知CP、RD和D的波形，试画出Q0和Q1的波形。设触发器的初始状态均为1。,5.2 各种逻辑功能的触发器触发器,6.2 时序逻辑电路的分析方法,例：分析电路的逻辑功能,&,1D,

14、1D,1D,C1,C1,C1,Q0,Q1,Q2,cp,Q0,Q1,Q2,分析：,驱动方程：,状态方程：,6.2 时序逻辑电路的分析方法,状态方程：,状态表,000,001,010,101,100,110,011,111,状态图：,Q2Q1Q0,注意:状态个数和触发器个数之间的关系。,6.2 时序逻辑电路的分析方法,画时序图：,000,001,010,101,100,110,011,111,Q2Q1Q0,cp,Q0,Q1,Q2,可自启动的脉冲分配器,CP1=Q0,三、异步时序逻辑电路的分析举例,例：试分析如图所示的时序逻辑电路,具体分析如下：,（1）写出各逻辑方程式。,时钟方程：,CP0=CP,

15、6.2 时序逻辑电路的分析方法,输出方程：,各触发器的驱动方程：,（2）将各驱动方程代入D触发器的特性方程，得各状态方程：,（3）作状态转换表。,0 0,1,0,0,0,1,1,0 1,0,0,1 0,1,0,1 1,0,1,6.2 时序逻辑电路的分析方法,（4）作状态转换图、时序图。,（5）逻辑功能分析是一个4进制减法计数器，Z是借位信号。,6.2 时序逻辑电路的分析方法,一、二进制计数器,1二进制异步计数器（1）二进制异步加法计数器,工作原理：,每来一个CP的上升沿时，FF0向相反的状态翻转一次；,每当Q0由1变0，FF1向相反的状态翻转一次；,每当Q1由1变0，FF2向相反的状态翻转一次

16、。,7.1 计数器,cp,CR,1D,1D,1D,R,R,R,Q0,Q1,Q2,FF0,FF1,FF2,三、集成计数器的应用,（1）并行进位例：用两片4位二进制加法计数器74161采用并行进位方式构成的8位二进制同步加法计数器，模为1616=256。,1计数器的级联：用M进制计数器，构成N进制计数。N M,7.1 计数器,（2）串行进位 例：用两片74161采用串行进位方式构成8位二进制异步计数器。,7.1 计数器,QAQBQCQD,RCO,ET,EP,A B C D,LD,RD,74161(1),QAQBQCQD,RCO,ET,EP,A B C D,LD,RD,74161(2),1,cp,1

17、,1,1,1,计数输入,（3）用计数器的输出端作进位,有的集成计数器没有进位/借位输出端，这时可根据具体情况，用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位/借位。,例：用两片74290采用串行进位方式组成的二位8421BCD码十进制加法计数器。模为1010=100,7.1 计数器,2组成任意进制计数器,（1）反馈清零法适用于具有异步清零端的集成计数器。,例：用集成计数器74161和与非门组成的6进制计数器。,7.1 计数器,（2）反馈置数法,7.1 计数器,QAQBQCQD,RCO,ET,EP,A B C D,LD,RD,74161,cp,1,计数输入,&,（1）构成6进制,QAQBQ

18、CQD,RCO,ET,EP,A B C D,LD,RD,74161,cp,1,&,（2）构成8421BCD循环码,（3）构成余3码循环码产生电路,组成序列信号发生器,序列信号：在时钟脉冲作用下产生的一串周期性二值数字信号。,例：分析用74161及门电路构成序列信号发生器。,其中74161与G1构成了一个模5计数器。,7.1 计数器,因此，这是一个01010序列信号发生器，序列长度为5。,例 试用计数器74161和八选一数据选择器设计一个01100011序列发生器。,解：由于序列长度为8，故将74161构成模8计数器，并选用数据选择器74151产生所需序列。,7.1 计数器,也可作为环形计数器：

19、电路简单，N位移位寄存器可以计N个数，实现模N计数器。状态为1的输出端的序号等于计数脉冲的个数，通常不需要译码电路。,7.2 寄存器和移位寄存器,构成循环移位寄存器,9.2 单稳态触发器,该单稳态电路不可重复触发。,9.2 单稳态触发器,可重复触发单稳态电路,VI,VC,VO,2/3VCC,多谐振荡器,9.3 多谐振荡器,（4）电路振荡频率f,9.4 施密特触发器,VT+,VT,施密特触发器,回差电压 VT=VT+VT-,例：图为一心律失常报警电路，图中vI是经过放大后的心电信号，其幅值vIm=4V。（1）对应vI分别画出图中vo1、vo2、vo三点的电压波形；（2）说明电路的组成及工作原理。,例：一过压监视电路如图所示，试分析电路的工作原理。,例：间歇振荡器,