微电子学概论-Cha.ppt

《微电子学概论-Cha.ppt》由会员分享，可在线阅读，更多相关《微电子学概论-Cha.ppt（67页珍藏版）》请在三一办公上搜索。

1、大规模集成电路基础,3.1半导体集成电路概述,集成电路（Integrated Circuit，IC）,芯片（Chip,Die）硅片（Wafer）,集成电路的成品率：,成品率的检测，决定工艺的稳定性，成品率对集成电路厂家很重要,集成电路发展的原动力：不断提高的性能/价格比,集成电路发展的特点：性能提高、价格降低,集成电路的性能指标：集成度 速度、功耗 特征尺寸 可靠性,主要途径：缩小器件的特征尺寸、增大硅片面积,功耗 延迟积,集成电路的关键技术：光刻技术(DUV),缩小尺寸：0.250.18mm增大硅片：8英寸12英寸,亚0.1mm：一系列的挑战，亚50nm：关键问题尚未解决,新的光刻技术：EU

2、V SCAPEL(Bell Lab.的E-Beam)X-ray,集成电路的制造过程：设计 工艺加工 测试 封装,集成电路产业的发展趋势：独立的设计公司（Design House）独立的制造厂家（标准的Foundary）,集成电路类型：数字集成电路、模拟集成电路,数字集成电路基本单元：开关管、反相器、组合逻辑门模拟集成电路基本单元：放大器、电流源、电流镜、转换器等,MOS开关及其等效电路,：MOS管工作在可变电阻区，输出低电平,:MOS管截止，输出高电平,当I VT,当I VT,MOS管相当于一个由vGS控制的无触点开关。,MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。,MOS管截

3、止，相当于开关“断开”输出为低电平。,当输入为低电平时：,当输入为高电平时：,CMOS 反相器,1.工作原理,vi,vGSN,vGSP,TN,TP,vO,0 V,0V,-10V,截止,导通,10 V,10 V,10V,0V,导通,截止,0 V,VTN=2 V,VTP=-2 V,逻辑图,逻辑表达式,P沟道MOS管输出特性曲线坐标变换,输入高电平时的工作情况,输入低电平时的工作情况,作图分析：,2.电压传输特性和电流传输特性,VTN,电压传输特性,3.CMOS反相器的工作速度,在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：10 ns。,带电容负载,与非门,1.CMOS

4、 与非门,(a)电路结构,(b)工作原理,VTN=2 V,VTP=-2 V,N输入的与非门的电路?,输入端增加有什么问题?,3.2.3 CMOS 逻辑门,或非门,2.CMOS 或非门,VTN=2 V,VTP=-2 V,N输入的或非门的电路的结构?,输入端增加有什么问题?,3.异或门电路,=AB,3.2.4 CMOS传输门(双向模拟开关),1.CMOS传输门电路,电路,逻辑符号,2、CMOS传输门电路的工作原理,设TP:|VTP|=2V，TN:VTN=2VI的变化范围为5V到+5V。,5V,+5V,5V到+5V,GSN VTN,TN截止,GSP=5V(-5V到+5V)=(10到0)V,开关断开，

5、不能转送信号,GSN=-5V(5V到+5V)=(0到-10)V,GSP0,TP截止,+5V,5V,GSP=5V(3V+5V)=2V 10V,GSN=5V(5V+3V)=(102)V,b、I=3V5V,GSNVTN,TN导通,a、I=5V3V,TN导通，TP导通,C、I=3V3V,传输门组成的数据选择器,C=0,TG1导通,TG2断开 L=X,TG2导通,TG1断开 L=Y,C=1,传输门的应用,3.3 半导体存储器基础,3.3.1 半导体存储器的结构框图,存储1或0的电路称为存储单元，存储单元的集合形成存储阵列（通常按行列排成矩阵）。,字:存储阵列中二进制数据的信息单位（与计算机不同！）。最小

6、的信息单位是1位（Bit），8位二进制信息称为1个字节(Byte)，4位二进制信息则称为1个半字节(Nibble)。,存储器由寻址电路、存储阵列和读写电路组成。,存储单元的总数定义为存储器的容量，它等于存储器的字数和每字位数之积。例如，10位地址码，每字8位，则存储容量为 210 Bytes=1024Bytes=1kB=8kbits。1MB=220B GB=230B,读操作（亦称为取数操作）：输入地址码An-1A1A0，寻址电路将地址码转换成字线上的有效电平选中字存储单元。在片选信号CS有效（通常是低电平）和读写信号为高电平时，读写电路通过存储阵列的位线，将选中的字存储单元的m位数据输出到数据

7、总线上-110（设存储阵列按每字m位组织）。,写操作（亦称为存数操作）：输入地址码An-1A1A0，寻址电路将地址转换成字线上的有效电平选中字存储单元。在片选信号CS有效（通常是低电平）和读写信号为低电平时，读写电路通过存储阵列的位线将数据总线上的m位数据-110写入选中的字存储单元中保存（设存储阵列按每字m位组织）。,存储器具有2种基本的操作：写操作和读操作。,在复杂的数字系统（例如数字计算机）中，多个功能电路间利用一组公共的信号线（导线或其他传导介质）实现互连，并分时传输信息，这样的一组信号线称为总线。,在存储器中，数据总线-110是双向总线（输入/输出，常用表示I/Om-1，I/O1，I

8、/O0）；,地址总线An-1A1A0和控制总线（CS，）则是单向总线（输入）。,在存储器内部，属于同一位的存储单元共用位线，阵列中的存储单元通过位线与读写电路交换数据。,3.3.2 半导体存储器的分类,随机读写存储器的写操作时间和读操作时间相当（都是纳秒级），工作时能够随时快速地读出或写入数据。即工作时读写存储器具有存入和取出数据2种功能。,工作时只能快速地读取已存储的数据、而不能快速地随时写入新数据的存储器称为只读存储器（ROMRead Only Memory）。,闪存（Flash Memory）工作时可以进行读或写操作，但闪存的每个存储单元写操作时间长，不能随机写入数据，适合对众多存储单元

9、批量地写入数据。,按功能分为只读存储器、随机读写存储器（或称为存取存储器）和闪存。,只读存储器的写操作时间(毫秒级)远比读操作时间（纳秒级）长，数据必须在工作前写入存储器，上电工作后只能从存储器中读出数据，才不影响数字系统的工作速度。,按寻址方式，存储器分为顺序寻址存储器和随机寻址存储器。,其存储阵列的存储单元连接成移位寄存器。有先进先出（FIFOFirst In First Out）和先进后出（FILO-First In Last Out）2种顺序寻址存储器。,随机寻址存储器:可以随时从任何一个指定地址写入或读出数据的存储器。随机寻址存储器的寻址电路通常采用1个或2个译码器。,采用随机寻址方

10、式的随机读写存储器称为随机存取存储器（RAMRandom Access Memory）。只读存储器（ROM）和闪存也采用随机寻址方式。,如果掉电（停电）后数据丢失，则是易失型存储器；否则，是非易失型存储器。RAM是易失型存储器，而ROM和闪存是非易失型存储器。,顺序寻址存储器是按地址顺序存入或读出数据。,存储器还可分为易失型存储器和非易失型存储器。,存储器的寻址方式和功能,3.3.3 随机存取存储器（RAM）,存储单元是存储器的核心。根据存储单元记忆0或1的原理，随机存取存储器分为静态随机存储器（SRAMStatic RAM）和动态随机存取存储器(DRAMDynamic RAM)。,按所用元件

11、的不同，分双极型和MOS型两种。鉴于MOS电路具有功耗低、集成度高的优点，目前大容量的存储器都是MOS型存储器。,1.SRAM的静态存储单元,SRAM的存储单元是用基本RS触发器记忆0或1的静态存储单元。,T1T4构成CMOS基本RS触发器，存储0或1。,1.SRAM的静态存储单元,T5和T6是行字线Xi选通基本RS触发器的NMOS开关管，实现基本RS触发器的三态输入/输出，即开关管导通时传递0或1，截止时为高阻态。,T7和T8则是列字线Yj选通基本RS触发器的NMOS开关管，控制位线与读写电路的连接。T7、T8和读写电路也是一列共用的部分,当Xi=Yj=1时，T5T8导通，将基本RS触发器与

12、读/写电路相连。如果CS=0、，则三态门缓冲器G1和G2为高阻态，而G3为工作态。基本RS触发器的状态输出到数据总线上，即Dk=Q，实现读操作。如果CS=0、，则三态门缓冲器G1和G2为工作态，而G3为高阻态。输入电路强制基本RS触发器的状态与输入数据Dk一致，即Q=Dk，实现写操作。当CS=1时，三态门缓冲器G1、G2和G3为高阻态，数据总线Dk为高阻态。基本RS触发器既不能输出，也不能接受数据。,0,1,0,1,0,工作,1,0,0,当Yj=0时，T7和T8截止，基本RS触发器同样不能与读/写电路相连，其状态保持不变，存储单元同样未被选中。,显然，当掉电时基本RS触发器的数据丢失，所以，S

13、RAM是挥发型存储器。,当Xi=0时，T5和T6截止，基本RS触发器不能与读/写电路相连，其状态保持不变，存储单元未被选中。本单元不影响同列的其他存储单元与位线交换数据。,2.基本SRAM的结构,32行16列的存储阵列，组成256字2位的存储结构。,双地址译码高电平有效,存储单元T1T6,位线开关管T7、T8,OE是输出使能，低电平有效；片选信号为：低电平有效；存储容量：8kB=8k8bit=810248bit=65536bit,静态随机存取存储器MCM6264,MCM6264的功能表,Z-高阻态O-数据输出I-数据输入,3.SRAM的操作定时,为了保证存储器准确无误地工作，作用到存储器的地址

14、、数据和控制信号必须遵守一定的时间顺序，即操作定时。,(1)读周期,读操作要求指定字存储单元的地址、片选信号和输出使能有效，读写信号为高电平。,信号作用顺序是:1)指定字存储单元的地址有效；2)片选信号和输出使能有效，即由高变低；3)经过一定时间后，指定字存储单元的数据输出到数据总线上。,(2)写周期 写操作要求指定字存储单元的地址、片选信号和读写信号有效。,1)指定字存储单元的地址有效；2)片选信号有效，即由高变低；3)待写入的数据有效；4)读写信号有效，即由 高变低；,数据写入到指定的字存储单元。,对于大多数的SRAM，读周期和写周期相近，一般为几十个纳秒。,信号间的定时关系,4.同步SR

15、AM和异步SRAM,解决的办法是：SRAM与CPU共用系统时钟，CPU在时钟的有效沿前给出SRAM需要的地址、数据、片选、输出使能和读写信号，时钟有效沿到则将它们存于SRAM的寄存器中；CPU不必等待，可以执行其他指令，直到SRAM完成CPU要求的读或写操作，通知CPU做相应的处理。之后，CPU与SRAM又可以进行下一次信息交换。,在计算机中，SRAM通常存储中央处理器（CPU）需要的程序和数据。因为SRAM的工作速度远低于CPU的速度，2者交换信息时CPU必须等待，使计算机达不到理想的工作速度。0,同步SRAM:具有信号同步寄存器的SRAM。否则，称为异步SRAM。同步SRAM可以帮助CPU

16、高速执行指令，即提高计算机的工作速度。,同步SRAM的核心是异步SRAM(地址译码器和存储阵列)；同步SRAM与器件外部连接的地址、数据、片选、输出使能和读写信号均在时钟CP的上升沿锁存于寄存器中，供SRAM完成读或写操作。,为了加速CPU与SRAM的信息交流，同步SRAM通常具有地址爆发特征。即输入一个地址码，同步SRAM可以读或写相邻的多个地址单元。假设计数器实现2位二进制加法计数，初态为00。在爆发控制（Burst Control）BC=1时，爆发逻辑电路的输出如表所示。可获得4个相邻的址码，供SRAM进行读或写操作。,1,1,动态随机存取存储器（DRAM）,1.DRAM的动态MOS存储

17、单元,NMOS管T和存储电容CS组成动态存储单元。当电容存储有足够的电荷时，电容电压为高电平，存储1；当电容没有存储电荷时，电容电压为低电平，存储0。,缺点是电容不能长期保持其电荷，必须定期（大约816个mS内）补充电荷（称为刷新操作），比SRAM操作复杂。,刷新,如果Din=0，则存储电容CS放电，电荷消失，实现写0操作。,工作原理如下：（1）写操作,G1处于工作态、,当Xi=1、,Refreh=0,G2和G3处于高阻态，NMOS管T导通。,如果Din=1，则存储电容CS充电，获得足够的电荷，实现写1操作；,1,0,0,工作,高阻,1,0,如果存储电容CS有电荷：则通过T向位线的分布电容CW

18、放电，位线电压增加，经灵敏放大缓冲器G2输出1（Dout=1），实现读1操作；,Refresh=1使G3工作，读出的数据通过G3又写入到存储电容中（类似于写操作）。,如果存储电容CS没有电荷：则位线电压不变，灵敏放大缓冲器G2输出0（Dout=0），实现读0操作。,G1处于高阻态、,G2和G3处于工作态，NMOS管T导通。,（2）读操作,1,1,1,高阻,工作,T导通,1,0,由于电容不能长期保持电荷，所以必须对存储电容定期刷新。如前所述，读操作自动刷新选定的存储单元。但是，读操作是随机的，所以，在DRAM中，必须设置刷新定时电路，定时启动刷新周期。对本电路，通过定时读即可实现定时刷新。,(3

19、)刷新操作,2.基本DRAM的结构,存储单元是单管动态存储单元，排列成1024行1024列的存储阵列。,地址位数多，通常采用分时复用输入地址.,高10位地址码A19 A10首先输入到10条地址信号线上，RAS存入。,低10位地址码A9 A0输入到10条地址信号线上，CAS存入。,3.基本DRAM的读写周期,随后，在读周期中，有效数据输出到Dout；在写周期中，输入数据通过Din写入到指定单元中保存。,从读或写周期开始，RAS和CAS依次变低将行地址和列地址顺序送入DRAM并译码。,4.DRAM的类型,除前述的基本DRAM外，为了提高DRAM的访问速度，出现了快速页模式DRAM(FPM DRAM

20、Fast Page Mode DRAM)、扩展数据输出DRAM(EDO DRAM-Extended Data Output DRAM)、爆发式扩展数据输出DRAM(BEDO DRAM-Burst Extended Data Output DRAM)和同步DRAM(SDRAM-Synchronous DRAM)。,对于FPM DRAM，输入一个行地址，其后可输入多个列地址，它们和行地址分别组成全地址，选中字存储单元并进行读或写操作。,扩展数据输出DRAM（EDO DRAM）可以扩展输出数据的有效时间，直到CAS再次有效为止，如图的最后一行波形,以读操作为例，操作时序如图。注意，在FPM DRAM

21、中，当列地址选通信号CAS无效时，没有输出数据，见图的倒数第二行波形。,3.3.5 只读存储器（ROM）,ROM：工作时只能快速地读取已存储的数据、而不能快速地随时写入新数据。优点：最突出的特征是掉电后数据不丢失，用于存储数字系统中固定不变的数据和程序。,ROM分为可编程PROM（Programmable ROM）和掩模ROM(Mask ROM)。Mask ROM：数据是制造过程中写入的，可永久保存，但使用者不能改写。PROM：数据是由使用者通过编程工具写入的。ROM的寻址方式与RAM相同，采用随机寻址，即用地址译码器选择字存储单元。ROM可以用双极型或单极型（MOS）元件实现。,1掩模只读存

22、储器的存储单元,NMOS管T是存储元件。,掩模只读存储器的存储单元用半导体元件的有或无表示1或0,制作NMOS管,不制作NMOS管,在图(b)中，T的栅极与字线Xi不相连。,1,0,0,1,在图（a）中，T的栅极与字线Xi相连。,1,0,1,0,2掩模只读存储器的结构,图中地址译码器输出高电平有效。在存储阵列中，字线与位线的交叉处是存储单元，有元件为1，无元件为0,存储器的数据输出变量是数据为1所对应的地址变量组成的最小项的逻辑和。,3.3.6 可编程只读存储器（PROM）,用紫外光擦除的EPROM 记为UV EPROM(Ultraviolet EPROM，常简记为EPROM).,掩模ROM的

23、存储数据由制造商在生产过程中写入，对系统设计者开发新产品很不方便。因此，出现了由用户写入数据的可编程ROM（PROM）,可编程ROM分为:可改写一次的PROM（沿用PROM的名称）可反复改写的EPROM(Erasable Programmable ROM),用电方法擦除的EPROM 记为EEPROM或 E2 PROM(Electrical EPROM).,1PROM的存储单元,PROM的存储单元由一个NMOS管和一个熔丝组成。在编程过程中，编程器产生足够大的电流注入欲写0单元，烧断熔丝；写1单元则不注入电流。正常工作时，熔丝不会被烧断，因此，保留熔丝的单元存储1，烧断熔丝的单元存储0。由于烧断

24、的熔丝不能修复，故PROM只能编程一次。,2个背靠背的PN结类型的PROM出厂时全部存储单元为0。编程器使承受反向电压的二极管雪崩击穿，造成永久短路，写入1。,镍铬铁合金和多晶硅等效为熔丝型导线，可熔断为开路。这2类PROM出厂时全部存储单元为1。,熔丝有3种：镍铬铁合金、多晶硅和2个背靠背的PN结。,2UV EPROM的存储单元,可多次编程的EPROM必须采用可修复的元件。,在浮栅上注入足够的负电荷后，开启电压增加，正常的栅源电压则不能使SIMOS管导通。,UV EPROM使用的可修复的元件是有两个栅极的叠栅雪崩注入MOS管(SIMOS）。,一个栅极埋置于绝缘材料SiO2中，不引出电极，称为

25、浮栅。另一个叠于浮栅之上引出电极，称为控制栅极。,浮栅上未注入负电荷前，SIMOS管的开启电压低，正常的栅源电压可使SIMOS 管导通。,浮栅上无电荷时，字线高电平使SIMOS导通，等效为存储单元有元件，存储1；浮栅上有电荷时，字线高电平不能使SIMOS导通，等效为存储单元无元件，存储0。因此，SIMOS管是用浮栅上是否有负电荷来存储二值数据的。,UV EPROM出厂时浮栅上无电荷。为了在浮栅上注入电荷，控制栅极和漏极对源极同时作用比正常电源电压高许多的电压.,UV EPROM的封装顶部有一个石英窗，紫外光可直接照射到SIMOS管上，照射15到20分钟后，浮栅上的电子获得足够的能量，穿过SiO

26、2回到衬底中。,闪存亦是利用浮栅上有无负电荷存储二值数据的，存储器结构也和ROM相同，因此，传统上归类于ROM。,3.3.7 闪存（Flash Memories）,但是，闪存具有较强的在系统读写入能力（工作时能读写），其优势是传统ROM不可比的。,闪存的出现使计算机的软盘寿终正寝，大有取代硬盘之势。此外，闪存在掌上电脑、手机、数字照相机等消费电子设备中应用广泛。,1闪存的存储单元,闪存MOS管：与SIMOS 相似，但有2点不同：,闪存MOS管的擦除和注入电压小。,二是闪存MOS管的源极和漏极的N+区不对称，漏区小，源区大；浮栅与源区交叠，形成比EEPROM的隧道MOS管更小的隧道区。,由于存储

27、阵列的闪存MOS管的源极全部连接在一起，利用隧道效应，可以实现众多存储单元的批量擦除。,一是浮栅与衬底间的SiO2厚度不同，SIMOS厚（3040nm）,闪存MOS管薄（1015nm）；,2闪存的特点和应用,理想的存储器具有大容量、非易失、在系统读写能力、较高的操作速度和低成本等特点。ROM、PROM、UV EPROM、EEPROM、SRAM和DRAM，在前述的某些方面各具有一定优势。只有闪存综合具有理想存储器的特点，只是在写入速度方面比SRAM和DRAM差。,*写入速度是与SRAM比较的。,3.4 MOS集成电路基础,基本电路结构：MOS器件结构,基本电路结构：CMOS,基本电路结构：CMO

28、S,MOS集成电路数字集成电路、模拟集成电路,MOS 数字集成电路,基本电路单元：CMOS开关 CMOS反相器,CMOS开关,W,W,VDD,IN,OUT,CMOS反相器,VDD,Y,A1,A2,与非门：Y=A1A2,3.5 影响集成电路性能的因素和发展趋势,有源器件无源器件隔离区互连线钝化保护层寄生效应：电容、有源器件、电阻、电感,小结：MOS,沟道区(Channel)，沟道长度L，沟道宽度W栅极(Gate)源区/源极(Source)漏区/漏极(Drain)NMOS、PMOS、CMOS阈值电压Vt，击穿电压特性曲线、转移特性曲线泄漏电流(截止电流)、驱动电流(导通电流),小结：器件结构,双极器件的纵向截面结构、俯视结构CMOS器件的纵向截面结构、俯视结构CMOS反相器的工作原理IC：有源器件、无源器件、隔离区、互连线、钝化保护层,作 业,画出CMOS反相器的截面图和俯视图,