微型计算机系统与接口：CH.ppt

《微型计算机系统与接口：CH.ppt》由会员分享，可在线阅读，更多相关《微型计算机系统与接口：CH.ppt（44页珍藏版）》请在三一办公上搜索。

1、7.3 PCI 总线,PCI 总线简介PCI 总线信号PCI/ISA 桥的信号交互PCI 总线操作PCI 总线仲裁PCI 的配置,7.3.1 PCI 总线简介,PCI的提出 系统结构 主要特点,7.3.1 PCI 总线简介,PCI 的提出ISA 的局限性Data16bit；Address24bit；中断边沿触发；总线物理结构制约总线带宽8MHz；硬件配置技术性强。EISA（ISA的32位扩展）在性能上有所改善。VL总线（VESA Local Bus）Video Electronic Standard Association 解决CPU与显卡之间快速数据传输。PCI（Peripheral Com

2、ponent Interface）Intel,1992.6克服上述总线的不足，成为微机总线的主流。,7.3.1 PCI 总线简介,系统结构Host/PCI 桥（North Bridge）：连接主处理器到基础PCI总线，桥包括存储器管理部件和AGP接口部件。PCI/ISA 桥（South Bridge）：连接基础PCI到 ISA或EISA 总线，通常还包含中断控制器、IDE控制器、USB控制器和DMA控制器。PCI/PCI 桥：在基础PCI总线或PCI插卡上，可连接或嵌入一个或多个PCI/PCI 桥。北桥/南桥构成芯片组，,PCI 系统结构图,7.3.1 PCI 总线简介,主要特点独立于处理器支

3、持约80个总线功能（设每个PCI设备是一个PCI的电气负载，一个典型的PCI可以支持大约10个电气负载，因此每个设备可以包含8个PCI功能。）低功耗总线速度33Mhz（2.0版PCI规范），66Mhz（2.1版）并行的总线操作（PCI总线与处理器总线、扩展总线同步工作。）,7.3.1 PCI 总线简介,主要特点（续）全面支持PCI总线主设备（允许同级PCI总线访问，允许通过PCI-PCI总线桥和扩展总线桥访问主存储器和扩展总线上的设备。）隐式总线仲裁（在一个总线主设备正在PCI总线上进行访问时，可以同时进行PCI总线仲裁。）在所有读写操作中可实现猝发传送（32位PCI峰值传送速率为132MB/

4、s，64位峰值为264MB/s，66MHz、64位PCI峰值传送速率为528BM/s）地址、命令、数据奇偶校验（具有在地址、命令、数据上进行奇偶校验的功能。）,7.3.1 PCI 总线简介,主要特点（续）存储器、I/O、配置地址空间自动配置寄存器（配置寄存器全部为按位定义，支持自动的设备检测和配置）电平中断，支持多源共享中断引脚数少（PCI主设备49，目标设备47）规范PCI 连接器和插卡定义、插卡尺寸（长卡、短卡和变高短卡）,7.3.2 PCI 总线信号,PCI总线信号指PCI设备与PCI总线接口的信号。主设备比目标设备信号多2个。基本信号可选信号系统信号 64位扩展信号地址/数据和命令信号

5、时钟控制 CLKRUN#接口控制信号电源管理（in 2.2）仲裁信号（仅主设备）JTAG/边界扫描错误报告信号中断请求信号,7.3.2 PCI 总线信号,主设备信号,7.3.2 PCI 总线信号,目标设备信号,7.3.2 PCI 总线信号,系统信号CLK 总线时钟信号（输入，PCI总线上的所有操作都是与PCI时钟信号同步的，系统在CLK的上升沿采样PCI上设备的所有输入信号。）RST#复位信号（输入，复位信号在有效状态下，将所有的PCI配置寄存器、主设备和目标的状态机，以及输出驱动器置为初始状态。）,7.3.2 PCI 总线信号,地址、数据和命令 AD 31：0 地址/数据时分复用总线 C/B

6、E#3:0 命令或字节使能 PAR 奇偶校验信号,PCI命令,命令类型C/BE#3:0中断响应0000特殊周期0001I/O 读0010I/O 写0011存储器读0110存储器写0111配置读1010配置写1011存储器多行读1100双总线周期1101存储器行读1110存储器写和使无效1111保留0100，0101，1000，1001,PCI字节使能,C/BE#3:0 映射 BE3#数据通道3，AD31:24和当前寻址双字第4个字节 BE2#数据通道2，AD23:15和当前寻址双字第3个字节 BE1#数据通道1，AD15:8和当前寻址双字第2个字节 BE0#数据通道0，AD7:0和当前寻址双字

7、第1个字节,7.3.2 PCI 总线信号,接口控制信号（交易过程主设备和目标设备的握手）FRAME#总线周期帧确认信号（三态，指示总线交易的开始 和交易的持续时间。当FRAME#、IRDY#无效而GNT#有效时，表示主设备获得总线权。之后，主设备驱动FRAME#有效，表示交易的开始。在主设备和目标之间，一个交易可包含一次或多次数据传送，在主设备准备完成最后数据交互时，驱动FRAME#为无效。）IRDY#主设备（启动方）准备好信号（三态，表示主设备准备好与目标设备交换数据。在主设备与从设备进行交易时，IRDY#有效表示主设备已准备好向目标设备发送（写）数据或从目标设备接收（读）数据。用此信号通知

8、从设备：主设备已准备好。）,7.3.2 PCI 总线信号,接口控制信号（续）TRDY#目标设备准备好信号（三态，表示目标设备准备好与主设备交换数据。写交易时，TRDY#有效表示目标设备已准备好接收主设备发送的数据；读交易时，表示目标设备准备好向数据总线发送数据。用此信号通知主设备：目标设备已准备好。）STOP#终止交易信号（三态，主设备为输入信号，目标设备输出信号。当目标设备有效STOP#时，表明它希望主设备在进程中停止交易。）LOCK#锁定信号（三态，主设备为双向信号，目标设备为输入信号。在基本交易系列中(例如：在一个信号机读/修改/写操作中)主设备用此信号锁定当前寻址的目标。）,7.3.2

9、 PCI 总线信号,接口控制信号（续）IDSEL 初始化设备选择信号（是PCI设备的一个输入信号，在访问设备配置寄存器时用作片选择信号。）DEVSEL#设备选择信号（主设备为输入信号，目标设备为输出信号。当目标设备进行地址译码时，使设备选择信号有效。可作为当前主设备和扩展总线桥中负向译码器的输入信号。当一个主设备起动一次交易，并在6个CLK周期内没有检测到DEVSEL#信号有效，主设备认为目标不能响应或者访问地址不存在。因此，主设备终止当前交易。）,7.3.2 PCI 总线信号,仲裁信号REQ#总线请求信号GNT#总线允许信号每一个PCI主设备都有一对仲裁线直接连到PCI总线仲裁器上。,7.3

10、.2 PCI 总线信号,中断请求信号INTA#INTB#INTC#INTD#设备还可以使用消息信号中断(MSI)来中断处理器正在执行的程序。,7.3.2 PCI 总线信号,错误报告信号PERR#校验错信号（三态，目标设备为输出，主设备为输入和输出。所有PCI设备都是强制产生作用在AD31：0、C/BE3：0总线上地址和数据信号的奇偶校验信息的。接收设备将检查奇偶校验的合理性，如果PCI设备发现奇偶校验错误，则置PERR#信号有效。）SERR#系统错信号（输出，该信号在同一时间内可由多个PCI代理驱动。在产生地址奇偶校验错、专用周期数据奇偶校验错及其他严重错误时，PCI设备可以驱动系统错误信号S

11、ERR#，SERR#被看作向系统报告严重错误的最后求助途径。通常在SERR#置为有效时，引起NMI中断。在发生非严重错误或可纠正的错误时不激活SERR#信号。该信号为漏极开路信号，需要外接漏极电阻。）,7.3.2 PCI 总线信号,64位扩展信号AD 63:32高4组数据通道选择信号（三态，与AD31:0结合，可将数据总线的宽度扩展到64位。在一般交易的地址段中不使用这些引脚，除非正在进行的交易为64位寻址。）C/BE 7:4数据通道4到7字节的使能信号（三态，在数据传送阶段中使用，而不是在地址段使用(除非正在进行64位寻址)。）REQ64#64位传送请求信号（三态，主设备产生，表示希望使用高

12、4组数据通道之一或更多来实现数据传送。它的时序与FRAME#相同。）ACK64#64位传送确认信号（三态，由目标产生(如果它支持64位传送)以响应由主设备使能的REQ64#。它与DEVSEL#信号有相同的时序。）PAR64高位双字奇偶校验信号（三态，是与AD63:32和C/BE7:4相关的奇偶校验位。）,7.3.2 PCI 总线信号,JTAG/边界扫描（用于测试PCI设备的内部电路，对PCI设备进行功能测试。）TCK测试时钟（输入信号，在边界扫描期间用于输入和输出的状态信息和数据的计时设备。）TDI测试输入（输入信号，(与TCK结合)在一串数据位流中，用于将数据和指令输入测试访问端口(TAP)

13、。）TDO测试输出（输出信号，(与TCK结合)在一串数据位流中，用于从测试访问端口(TAP)输出数据和指令。）TMS测试模式选择（输入信号，用于控制测试访问端口控制器的状态）TRST#测试复位（输入信号，强置测试访问端口控制器为初始状态。）,7.3.2 PCI 总线信号,电源管理PME#，3.3Vaux 规范2.2版中添加的电源管理事件和3.3Vaux是可选的，能够生成PME的设备可实现此功能。时钟控制CLKRUN#,7.3.3 PCI/ISA 桥的信号交互,ISA 桥的负向译码（Subtractive Decode）概念两种情形分析,7.3.3 PCI/ISA 桥的信号交互,ISA 桥的负向

14、译码（Subtractive Decode）当PCI上的主设备寻址PCI目标设备时，由PCI主设备发出寻址地址，PCI目标设备进行译码，被选中的目标设备令DEVSEL信号有效回应主设备。这一过程叫做正向译码。如果PCI主设备要寻址一个驻留在ISA总线上的设备时，主设备不知道是否有设备安装在ISA扩展槽上，也没有途径知道存储器或I/O所用地址的范围,无法和该设备直接交互。在这种情况下，就引出了由PCI/ISA桥执行负向译码的概念。,7.3.3 PCI/ISA 桥的信号交互,ISA 桥的负向译码（续）在一个PCI主设备启动交易的时间周期内，如果没有其他PCI设备回应，PCI/ISA桥令DEVSEL

15、有效并且将交易转送到扩展的ISA总线上。主设备通过监视其他PCI设备产生的DEVSEL信号状态，来确定没有其他PCI设备声明交易。如果在一个地址段后的4个时钟周期中都没有采样到有效的DEVSEL，那么说明没有其他PCI设备被选中，扩展总线桥可以通过交易的第五个和第六个时钟周期使DEVSEL有效来回应主设备。这一过程就称作负向译码。,7.3.3 PCI/ISA 桥的信号交互,两种情形分析情形一：寻址设备在PCI/ISA桥中（正向译码）PCI/ISA控制器作为PCI总线上的一个设备，主设备可以直接访问PCI/ISA控制器中的器件，例如实时时钟，PCI/ISA控制器能够直接译码地址并声明交易。此种情

16、况属于正向译码。情形二：寻址设备在ISA 总线上（负向译码）在地址段之后,PCI/ISA 桥通过检测DEVSEL#信号确认没有PCI设备响应（CLK3-5上升沿）；PCI/ISA 桥令DEVSEL#有效（CLK5-6内）；启动 ISA 上的访问（将低于16M存储器地址，低于16K的I/O地址传到ISA总线上）。,7.3.4 PCI 总线操作,概述 典型PCI操作 PCI命令 几种PCI交易分析,7.3.4 PCI 总线操作,概述突（猝）发传送突发传送是一种包含一个地址段，跟着两个或两个以上数据段的数据传送方式。启动者、目标和代理每个PCI传送都有两个参与者：起动方和目标。起动方或总线主设备是起

17、动传送的设备。目标是指起动方为实现数据传送目的而正在寻址的设备。通常，PCI起动方和目标设备称为与PCI兼容的代理（Agent）。,7.3.4 PCI 总线操作,概述（续）PCI 总线时钟对于33MHz的总线，CLK信号的频率从0MHz到33MHz。所有PCI设备必须支持从16到33MHz的操作，并支持直到0MHz的操作，节电状态下停止时钟运行。地址段PCI交易从PCI CLK1周期内的地址段开始。在地址段，主设备发出地址信号，PCI命令/字节使能以及FRAME#信号。,7.3.4 PCI 总线操作,概述（续）声明一次交易(换)当PCI目标确定自己被选中以后，通过有效DEVSEL#(设备选择)

18、声明本次交易有效，如果主设备在一个预定的时间段（6CLK）没有采样到有效的DEVSEL#，就中止交易。数据段数据段通常在一次交易的第二个PCI CLK开始，传送的数据字节数由主设备驱动的命令/字节使能信号决定。每个数据段至少持续一个PCI时钟周期，主设备和目标都必须准备好进行数据传送，否则数据段便要插入一个等待周期。PCI总线定义了准备好信号线，主设备使用IRDY#而目标使用TRDY#。,7.3.4 PCI 总线操作,概述（续）交换过程PCI交易，所有的数据传送都可以是突发传送。主设备通过控制信号指出是否准备好传送当前数据项，如果准备好传送，那么该数据项是否是最后的数据项。在地址段的开始，主设

19、备令FRAME#信号有效并一直保持其有效状态，直到主设备准备好(有效IRDY#)完成最后一个数据段。当目标在数据段采样到IRDY#信号有效和FRAME#信号无效时，就知道了这是最后一个数据段。此时，目标也令TRDY#信号有效，数据段才能完成传送。,7.3.4 PCI 总线操作,概述（续）传送结束和总线空闲主设备通过无效FRAME#和有效IRDY#表明，突发传送的最后一个数据传送在进行中，当最后的数据传送完成时，主设备通过无效其准备好信号IRDY#，将PCI总线返回空闲态。如果另一个总线主设备已经被PCI总线仲裁器授权拥有总线，并正在等待当前主设备放弃总线，它通过在PCI时钟的同一个上升沿检测无

20、效的FRAME#和IRDY#，从而检测到总线已经返回空闲状态。,7.3.4 PCI 总线操作,典型PCI操作,7.3.4 PCI 总线操作,典型PCI操作主设备获取总线权：在CLK1上升沿采样到FRAME#和IRDY#无效(总线空闲)，并GNT#有效。主设备起动交易：在CLK1主设备使FRAME#信号有效，同时，驱动地址和命令到总线。地址段结束：在CLK2上升沿地址段结束，主设备开始关闭它的AD总线驱动器，并发出字节使能C/BE#3:0。数据段：地址段后是一个或若干个数据段。数据交易在IRDY#和TRDY#都有效时进行。最后一个数据段：FRAME#无效且IRDY#有效，表示最后一个数据段。,P

21、CI命令PCI交易分为16种类型，与命令/字节使能信号C/BE#3:0的16种状态相对应。其中4种为保留状态。在一个交易过程的地址段中，命令/字节使能信号C/BE#3:0表示正在进行交易的类型或叫做命令类型。,7.3.4 PCI 总线操作,PCI命令,命令类型C/BE#3:0中断响应0000特殊周期0001I/O 读0010I/O 写0011存储器读0110存储器写0111配置读1010配置写1011存储器多行读1100双总线周期1101存储器行读1110存储器写和使无效1111保留0100，0101，1000，1001,7.3.4 PCI 总线操作,几种PCI交易PCI中断响应PCI单数据读

22、（普通）PCI突（猝）发读PCI无等待状态读（优化）,7.3.4 PCI 总线操作,PCI读操作,7.3.4 PCI 总线操作,PCI优化读,小结,总线是微计算机系统功能扩展以及应用系统的接口。总线速率、总线类型、仲裁方法、总线宽度与总线定时是描述总线特征的主要因素。总线的规范包括总线信号组的定义，信号之间的逻辑和时序关系，还包括总线的机械规范和电气规范。,小结,ISA总线包括8位或16位总线格式，支持存储器或IO接口在8MH的频率下进行数据传输。ISA总线16位典型的存储器访问和I/O访问，需要3个总线时钟。掌握ISA总线扩展的设计方法，是学习本节的基本要求。,小结,PCI总线是一种绿色总线，它支持在PC机与存储器或I/O接口之间以33MHz/66MHz的频率进行32位或64位的数据传输，并允许任何微处理器通过总线桥接口接到PCI总线上。PCI支持猝发传送。PCI具有存储器读/写、I/O读/写、配置读写等12种命令，PCI执行命令是按照对应的总线时序来进行的。即插即用功能是PCI的一个主要特点。即插即用接口是包含一段存储器的设备，这段存储器中保留了系统的配置信息。PCI的配置机制使用两个位于Host/PCI桥的32位的I/O端口地址，0CF8h和0CFCh。通过对这两个32位的I/O端口地址的访问，形成对配置空间的映射，实现对配置空间的访问。,