康华光数电课件触发器.ppt

《康华光数电课件触发器.ppt》由会员分享，可在线阅读，更多相关《康华光数电课件触发器.ppt（61页珍藏版）》请在三一办公上搜索。

1、,5 触发器,5.1 触发器的电路结构与工作原理,5.3 触发器的脉冲工作特性及主要参数,5.2 触发器的功能,教学基本要求:,1、熟练掌握不同结构触发器的工作原理及其触发方式。,2、熟练掌握不同功能的触发器的逻辑功能。,3、正确理解触发器的脉冲工作特性。,5 触发器,1、时序逻辑电路：数字电路中除组合逻辑电路外，还包括另一类具有记忆功能的电路-时序逻辑电路。,时序逻辑电路任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。,2、触发器：触发器是构成时序逻辑电路的基本逻辑单元。,触发器由逻辑门加反馈电路构成，电路有两个互补的输出端Q和,其中Q的状态称为触发器的状态。,在没有

2、触发信号时，触发器有两个稳定状态（0或1）；外加触发信号后，电路可从一种稳态转换到另一种稳态。,概 述,3、触发器的分类,按电路结构分：,基本RS触发器,同步RS触发器,主从触发器,边沿触发器,按逻辑特性分：,RS触发器：置0、置1、不变、不定,JK触发器：置0、置1、翻转、不变,D触发器：置0、置1,T触发器：翻转、不变,时钟触发器,概 述,5,5.1 触发器的电路结构与工作原理,5.1.1 基本 RS 触发器,5.1.2 同步RS触发器,5.1.3 主从触发器,5.1.4 边沿触发器,6,5.1.1 基本RS触发器,反馈,输入端,输出端,由两个与非门组成,逻辑符号,电路结构与逻辑符号,7,

3、5.1.1 基本RS触发器,2、工作原理,1)无有效电平输入（S=R=1）时，触发器保持稳定状态不变,1,1,若初态Qn=1,若初态 Qn=0,1,0,1,0,1,0,1,1,8,5.1.1 基本RS触发器,2)在有效电平作用下（S=0、R=1），无论初态Q n为0或1，触发器都会转变为1态。,0,1,若初态Qn=1,若初态Qn=0,1,0,1,0,1,0,1,1,0,2、工作原理,9,5.1.1 基本RS触发器,3)在有效电平作用下（S=1、R=0），无论初态Q n为0或1，触发器都会转变为0态。,1,0,初态Qn=x,x,1,0,2、工作原理,10,5.1.1 基本RS触发器,4)当（S=

4、0、R=0）时，无论初态Q n为0或1，触发器状态不定。,0,0,此状态为不定状态。为避免不定状态，对输入信号应加S+R=1的约束条件。,初态Qn=x,1,1,2、工作原理,11,5.1.1 基本RS触发器,3、触发方式,0,1,1,0,1,0,置1端,置0端,基本触发器的触发方式属电平触发。,12,4、逻辑功能,逻辑功能表,R+S=1,保持,置1,置零,不定,5.1.1 基本RS触发器,13,4、逻辑功能,画工作波形的方法：1.根据触发器动作特征确定状态变化的时刻；2.根据触发器的逻辑功能确定Qn+1。,0,1,1,1,0,1,1,1,0,1,1,1,0,1,1,1,0,0,不定,不变,不定

5、,置1,不变,置1,不变,置0,不变,工作波形能直观地表示其输入信号与输出的时序关系。,5.1.1 基本RS触发器,14,5、应用举例,例1 用基本RS触发器和与非门构成四位二进制数码寄存器。,高电平有效,低电平有效,5.1.1 基本RS触发器,数码输入,数码输出,置数控制（LD）,清零输入（Cr）,15,工作原理：,第一步：清零过程,0,0,1,不变,置0,S=1,R=0,S=1,R=1,1,R=1,置1,Qi=1,不变,Qi=0,第二步：置数过程,Qi=Di,1,0,不变,S=1,R=1,保持为0,置数前先清零,16,例2 消除机械开关振动引起的抖动现象,S,R,S接B,S 接A,悬空时间

6、,S接A振动,S悬空时间,接 B振动,S,R,5.1.1 基本RS触发器,17,基本RS触发器存在的问题：,由与非门组成的基本RS触发器可以实现记忆元件的功能，但是当RS端从“00”变化到“11”时，触发器的下一个状态不能确定，在使用中要加以约束，给使用带来不便。,由或非门组成的基本RS触发器同样存在这一问题。因此，要对触发器的输入加以控制。,实际应用的触发器是电平型或脉冲型触发器，电路的抗干扰能力差。,5.1.1 基本RS触发器,18,5.1.2 同步RS触发器,逻辑符号,电路结构,1、电路结构及逻辑符号,电路结构：由基本RS触发器和时钟脉冲控制门电路组成。,19,2、工作原理,S=0，R=

7、0：Qn+1=Qn,S=1，R=0：Qn+1=1,S=0，R=1：Qn+1=0,S=1，R=1：Qn+1=,CP=1：,CP=0：状态不变,0,1,3、触发方式,触发器为时钟高电平触发方式。,状态发生变化。,5.1.2 同步RS触发器,20,4、逻辑功能,1)逻辑功能表（CP=1）,2)特性方程,（约束条件）,5.1.2 同步RS触发器,21,4、逻辑功能,3)状态转换图,S=0R=1,S=1R=0,S=xR=0,S=0R=x,逻辑功能表,任何电路结构的 RS触发器都有与此相同的功能表、特性方程及状态转换图。,5.1.2 同步RS触发器,22,5、工作波形,在CP为低电平期间，触发器的状态不变

8、。,在CP为高电平期间，R、S信号影响触发器的状态。,5.1.2 同步RS触发器,23,6、时序电路分析举例,例1 同步RS触发器及逻辑门组成的时序电路及输入CP、D端波形如图所示，设触发器初态为0，试画出触发器Q 端的输出电压波形。,解：同步RS触发器S=D，R=D,电路只有置0、置1两种逻辑功能。,5.1.2 同步RS触发器,同步RS触发器存在的问题：,24,在CP的高电平期间，如R、S变化多次，则触发器的状态也会变化多次。触法器不能实现每来一个时钟只变化一次。,5.1.2 同步RS触发器,若要达到每来一个时钟只变化一次，对信号的要求是：信号的最小周期大于时钟周期。,电路对信号的敏感时间长

9、，抗干扰能力差。,25,5.1.3 主从触发器,1、由两个同步RS触发器组成的主从触发器,主触发器,从触发器,1,&,&,&,&,Q,主触发器根据R、S的状态触发翻转,0,从触发器的状态不受影响,0,1,&,&,&,&,主触发器的状态不受R、S的影响,逻辑符号,触发器在时钟脉冲的负跳沿触发翻转，输入信号在CP正跳沿前加入。,功能与同步RS触发器的 功能一样。,动作特征：CP的高电平期间存储信号，在CP的低电平到来时触发器状态变化。,26,2、集成主从RS 触发器(TTL集成主从RS触发器74LS71),该触发器分别有三个S 端和三个R 端，分别为与逻辑关系，即1R=R1R2R3，1S=S1S2

10、S3。,5.1.3 主从触发器,27,5.1.3 主从触发器,S,R,（1）电路结构：由主从RS 触发器和信号控制门组成。,主触发器,从触发器,逻辑符号,3、主从 JK 触发器,28,5.1.3 主从触发器,S,R,（2）逻辑功能,R=KQ,将,代入上式，得到 JK 触发器的特性方程：,3、主从 JK 触发器,特性方程,29,功能表,J=XK=1,J=1K=X,J=XK=0,J=0K=X,任何结构的JK 触发器都具有与以上相同的功能表、特性方程及状态转换图。,状态转换图,3、主从 JK 触发器,5.1.3 主从触发器,特性方程,30,3、主从JK 触发器,低电平触发,在高电平处接收输入信号,在

11、CP脉冲的高电平期间将输入信号存储于主触发器。,在CP脉冲的低电平到来时发生状态变化。,工作波形,31,例1 主从JK 触发器的输入信号CP、D 的波形分别如图所示，设触发器的初态为1，试画出输出端 L 的波形。,CP,D,L,Q,Q,在CP脉冲的低电平期间将输入信号存储于主触发器。,在CP脉冲的高电平到来时发生状态变化。,高电平触发,3、主从JK 触发器,32,例2 设负跳沿触发的JK触发器的时钟脉冲和 J、K 信号的波形如图所示，画出输出端Q的波形。设触发器的初始状态为0。,在CP脉冲的高电平期间信号存储于主触发器。,在CP脉冲的低电平到来时发生状态变化。,3、主从JK 触发器,33,2.

12、由传输门组成的CMOS主从D触发器,工作原理：,(1)CP正跳变后：TG1导通，TG2截止输入信号D 送入主触发器Q，。,TG3截止，TG4导通从触发器维持在原来的状态不变。,5.1.3 主从触发器,34,2.由传输门组成的CMOS主从触发器,（1）工作原理：,(2)CP负跳变后：TG1截止，TG2导通主触发器维持原态不变。,TG3导通，TG4截止主触发器的状态送入从触发器使Q状态变化。,5.1.3 主从触发器,35,2.由传输门组成的CMOS主从触发器,5.1.3 主从触发器,（2）D触法器的逻辑功能,逻辑功能表,特性方程,Qn+1=D,状态转换图,触发方式：在CP高电平期间存储信号，CP的

13、负跳沿触发翻转.,（2）D触法器的逻辑功能,36,CP,D,Q,5.1.3 主从触发器,2.由传输门组成的CMOS主从触发器,工作波形,37,2 集成主从JK触发器-HC76,逻辑符号,引脚图,预置输入端,清零输入端,1、逻辑符号和引脚图,高速CMOS双JK触发器,属于负跳沿触发的边沿触发器,5.1.3 主从触发器,38,5.1.4 边沿触发器,1、电路结构和逻辑符号,逻辑图,逻辑符号,预置端,清零端,1,0,1,0,0,1,1,1,1,1,1,1,1,0,SD、RD分别为直接置1和置0 信号，低电平有效。,基本RS触发器,一、维持阻塞D触发器,39,2、工作原理,SD=RD=1,0,1,1,

14、1,1,Qn+1=Qn,D,CP=0,5.1.4 边沿触发器,CP=0 期间D信号存于Q6,一、维持阻塞D触发器,40,CP由0变1,D,D,D,在CP脉冲的上升沿到来时，触法器的状态改变，且与D信号相同,SD=RD=1,2、工作原理,5.1.4 边沿触发器,一、维持阻塞D触发器,41,2、工作原理,SD=RD=1,CP=1,D,1,若Q3=0，Q4=1,0,1,1,0,置0维持线，置1阻塞线,1,0,1,5.1.4 边沿触发器,一、维持阻塞D触发器,42,2、工作原理,CP=1,D,1,若Q3=1，Q4=0,1,0,0,置1维持线，置0阻塞线,1,1,SD=RD=1,1,5.1.4 边沿触发

15、器,一、维持阻塞D触发器,43,3、触发方式,维持阻塞D触发器在CP脉冲的上升沿产生状态变化，属上升沿触发方式。其次态取决于CP脉冲上升沿到达前瞬间D端的信号。,5.1.4 边沿触发器,逻辑符号,一、维持阻塞D触发器,44,4、逻辑功能,逻辑功能表,特性方程,Qn+1=D,状态转换图,D,5.1.4 边沿触发器,一、维持阻塞D触发器,45,工作波形,D 触发器的逻辑功能表,维持阻塞D触发器状态变化产生在时钟脉冲的上升沿，其次态决定于该时刻前瞬间输入信号D。,5.1.4 边沿触发器,一、维持阻塞D触发器,46,二、边沿JK触发器,下降沿触发的边沿JK触发器,上升沿触发的边沿JK触发器,5.1.4

16、 边沿触发器,JK 触发器逻辑符号,47,5.2 触发器的功能,5.2.1 RS 触发器,5.2.2 JK 触发器,5.2.3 T 触发器,5.2.4 D 触发器,48,5.2 触发器的功能,5.2.1 RS触发器（以RS主从触发器为例）,主触发器,从触发器,1,Q,主触发器根据R、S的状态触发翻转,0,从触发器的状态不受影响,0,1,主触发器的状态不受R、S 的影响,逻辑符号,功能与同步RS触发器的 功能一样。,1、RS 触发器功能分析,49,1、RS 触发器功能分析,1)特性方程,（约束条件）,2)逻辑功能表,3)状态转换图,S=0R=1,S=1R=0,S=xR=0,S=0R=x,5.2.

17、1 RS触发器,50,2、集成RS 触发器,1 TTL集成主从RS触发器74LS71,该触发器分别有三个S 端和三个R 端，分别为与逻辑关系，即1R=R1R2R3，1S=S1S2S3。,5.2.1 RS触发器,51,主从RS 触发器74LS71功能表,5.2.1 RS触发器,52,5.2.2 JK触发器(主从JK触发器),S,R,1 主从JK触发器的功能分析,电路结构,主触发器,从触发器,逻辑符号,（1）电路结构和逻辑符号,53,5.2.2 JK触发器(主从JK触发器),S,R,1 主从JK触发器的功能分析,电路结构,（2）逻辑功能,R=KQ,将,代入上式，得到JK触发器的特性方程：,54,J

18、K 触发器的状态转换图,JK 触发器的功能表,J=XK=1,J=1K=X,J=XK=0,J=0K=X,任何结构的JK触发器都具有与以上相同的功能表、特性方程及状态转换图。,（2）逻辑功能,5.2.2 JK触发器(主从JK触发器),55,（3）工作波形,已知CP、J、K 信号的波形，触发器的初态为0,画出输出端Q的工作波形。,低电平触发,在高电平处接收输入信号,在CP脉冲的高电平期间将输入信号存储于主触发器。,在CP脉冲的低电平到来时发生状态变化。,5.2.2 JK触发器(主从JK触发器),56,2 集成主从JK触发器-HC76,逻辑符号,引脚图,预置输入端,清零输入端,1、逻辑符号和引脚图,高

19、速CMOS双JK触发器,属于负跳沿触发的边沿触发器,主从TTL的7476、74H76、边沿TTL74LS76等，功能都一样。,5.2.2 JK触发器(主从JK触发器),57,JK触发器HC76的逻辑功能表,2 集成主从JK触发器-HC76,5.2.2 JK触发器(主从JK触发器),58,5.2.3 T 触发器,只要将JK触发器的J、K端连接在一起作为T端(J=K=T)，就构成了T触发器.,1)特性方程,T触发器的功能是T为1时，为计数状态，T为0时为保持状态。,2)T触发器逻辑功能表,59,1、集成边沿D触发器,（1）逻辑符号和引脚图,逻辑符号,引脚图,异步置位端,异步清零端,5.2.4 D 触发器,60,2、逻辑功能表,5.2.4 D 触发器,61,例 7474电路及输入CP、RD、SD和D信号波形分别如图所示，设触发器的初态为1，试对应画出输出端Q的波形。,异步输入端,5.2.4 D 触发器,