实验平台的熟悉.ppt

《实验平台的熟悉.ppt》由会员分享，可在线阅读，更多相关《实验平台的熟悉.ppt（66页珍藏版）》请在三一办公上搜索。

1、1,嵌入式系统An Introduction to Embedded System第2课 PXA255开发平台陈文智浙江大学计算机学院2009年4月,2,回顾,嵌入式系统概念 嵌入式系统发展历程 嵌入式系统构成要素 嵌入式系统应用领域 浙大嵌入式系统教学与科研,3,提纲,ARM嵌入式处理器 StrongARM架构处理器 XScale架构处理器 PXA255处理器结构与特性 Xsbase255开发系统,4,概述,ARM公司虽然只成立10多年，但在1999年因移动电话火爆市场，其32位RISC处理器占市场份额超过了50%。ARM公司商业模式的强大之处在于其价格合理，全世界范围有超过100个合作伙伴

2、-包括半导体工业的著名公司。ARM公司专注于设计，其内核耗电少、成本低、功能强，特有16/32位双指令集。ARM已成为移动通信、手持计算、多媒体数字消费等嵌入式解决方案的RISC标准。,Advanced RISC Machines,5,ARM系列产品表示,ARM系列产品丰富，以ARM7为例，内核ARM7TDMI表示为：ARM7：ARM系列具有32位整数运算核T：内含16位压缩指令集ThumbD：支持片内Debug调试M：采用增强型乘法器(Multiplier)I：内含嵌入式ICE宏单元ARM系列产品的后缀提供了各种形式与功能的选择：-S：可综合的软核Softcore-E：具有DSP的功能-J：

3、Jazeller，允许直接执行Java字节码,6,ARM架构,ARM架构自诞生至今,已经发生了很大的演变,至今已定义7种不同的版本：V1版架构 V2版架构 V3版架构 V4版架构 V5版架构V6版架构V7版架构,7,V1版架构,该版架构只在原型机ARM1出现过,其基本性能：基本的数据处理指令(无乘法)字节、半字和字的LOAD/STORE指令转移指令,包括子程序调用及链接指令软件中断指令寻址空间：64M字节(26位),8,V2版架构,该版架构对V1版进行了扩展，如ARM2与ARM3(V2a版)架构，增加了以下功能：乘法和乘加指令支持协处理器操作指令快速中断模式SWP/SWPB的最基本存储器与寄存

4、器交换指令寻址空间：64M字节（还是26位）,9,V3版架构,把寻址空间增至32位(4G字节)增加了当前程序状态寄存器CPSR(Current Program Status Register)和程序状态保存寄存器SPSR(Saved Program Status Register)。增加了中止(Abort)和未定义二种处理器模式。ARM6就采用该版架构。指令集变化如下：增加了MRS/MSR指令，以访问新增的CPSR/SPSR寄存器增加了从异常处理返回的指令功能。,10,V4版架构是目前应用最广的ARM体系结构，对V3版架构进行了进一步扩充。引进了16位的Thumb指令集，使ARM使用更加灵活。

5、ARM7、ARM8、ARM9和StrongARM都采用该版架构。指令集中增加了以下功能：符号化和非符号化半字及符号化字节的存/取指令增加了16位Thumb指令集完善了软件中断SWI指令的功能处理器系统模式引进特权方式时使用用户寄存器操作把一些未使用的指令空间捕获为未定义指令,V4版架构,11,V5版架构,在V4版基本上增加了一些新的指令,ARM10和XScale都采用该版架构,这些新增指令有：带有链接和交换的转移BLX指令计数前导零CLZ指令，提高整数除法和重点优先级排队操作的效率BRKT中断指令（软中断）增加了信号处理指令(V5TE版)为协处理器增加更多可选择的指令,12,V6版架构,在芯片

6、功耗和多媒体处理上有所突破。增加多媒体扩展（SIMD变种）功能在语音、视频、图像上的处理能力提高4倍使用先进工艺使得芯片的功耗进一步降低。该版本可以广泛应用于移动电话、PDA等手持设备,13,ARM处理器系列,ARM7系列ARM9系列ARM9E系列ARM10E系列SecurCore系列Intel的Strong ARM系列Intel的XScale系列,14,如何对ARM处理器进行选型（1）,操作系统需求ARM720T/ARM920T/ARM922T/ARM946T:有MMU,支持Linux,WinCEARM7TDMI:没MMU，uCLinux系统时钟控制器ARM7:20133 MHZARM9:1

7、00233 MHZARM10:700 MHZCirrus Logic的EP7312:只有一个主时钟频率，不能顾及UART和音频时钟的准确性。Philips的SAA7750:分别为CPU核、UART/DSP/音频提供同频率时钟。,15,如何对ARM处理器进行选型（2）,USB接口USB控制器USB Host USB SlaveGPIO数量的多少是否和地址线、数据线、串口线等引线复用中断控制器SAA7550:所有GPIO都可以设置成FIQ或IRQ，可以选择上升沿、下降沿、高电平、低电平四种中断方式，使得IRDA、键盘等任务可以作为背景程序运行。,16,如何对ARM处理器进行选型（3）,Cirrus

8、 Logic的EP7312：只有四个外部中断源，每个中断源只能是低电平或高电平中断，需用轮询方式。IIS(Integrate Interface of Sound)接口便于设计音频应用产品。nWAIT信号与GAL芯片结合实现符合PCMCIA标准的WLAN卡和Bluetooth卡的接口，成本比PCMCIA专业控制芯片低。可以扩展外部DSP协处理器。LCD控制器设计手持式显示记录设备时，选用内置LCD控制器的ARM芯片较为合适。如S1C2410,17,如何对ARM处理器进行选型（4）,电源管理低功耗模式睡眠模式DMA控制器可以快速和外部设备交换数据，如硬盘等。封装主要有QFP/TQFP/PQFP/

9、LQFP/BGA/LBGA等形式。BGA封装芯片面积小，但需要专用焊接设备，无法用双面板完成PCB布线，需要多层PCB板布线。,18,如何选择多芯核结构ARM芯片,多ARM核（ARM+ARM）Portal Player公司的PP5002：集成两个ARM7TDMI,用于MP3。MinSpeed公司多款通信芯片：集成24个ARM7TDMI内核ARM+DSPARM公司的Piccolo DSP芯核OAK公司的16位定点DSP芯核TI公司的TMS320C5000系列DSP芯核Motorola公司的56K DSP核ARM+FPGA,19,主要的ARM芯片提供商,IntelTexas InstrumentS

10、amsung SemiconductorFreescalePhilips SemiconductorQualcommAtmelCirrus Logic华为、中兴正购买ARM芯核，设计自主版权专用芯片,20,提纲,ARM嵌入式处理器 StrongARM架构处理器 XScale架构处理器 PXA255处理器结构与特性 Xsbase255开发系统,21,StrongARM架构处理器,StrongARM是Intel公司为手持式消费类电子设备和移动计算与通信的嵌入式处理器。采用StrongARM架构的处理器有：SA-1：StrongARM处理器内核SA-110：StrongARM处理器核SA-1100：

11、通用处理器MPUSA-1110：通用处理器MPUIXP1200：采用StrongARM核的网络处理器,22,StrongARM架构主要特性（1/2）,StrongARM处理器核内核：SA-1、指令快存I-Cache、数据快存D-Cache、微小数据Cache、存储器管理单元IMMU和DMMU、读和写缓冲器存储器控制模块支持各种ROM、FLASH(闪存)、DRAM和SRAM、支持PCMCIA系统控制模块通用可中断GPIO、看门狗定时计数器、间隔定时器、电源管理控制器、中断控制器、片上振荡器：2个（含锁相环）,23,StrongARM架构主要特性（2/2）,外围控制模块LCD液晶驱动控制器、串行接

12、口UART、红外接口IrDA、数字单频Codec接口大量应用的是改进型SA-1110处理器。在SA-1100处理器基础上，增加了以下功能：DMA控制器:6通道,以提高LCD显示和I/O传送的效率实时时钟RTC串行外围接口SPI扩展了PS/2键盘与鼠标接口、USB的主机接口以及PCMCIA/CF接口。,24,提纲,ARM嵌入式处理器 StrongARM架构处理器 XScale架构处理器 PXA255处理器结构与特性 Xsbase255开发系统,25,Intel XScale PXA255,XScale微架构处理器的时钟可以达1GHz、功耗1.6W，能达到1200MIPS，是最高端的嵌入式处理器之

13、一型号：IOP310、IOP321、PXA210、PXA 25X、PXA 26X、PXA 27X采用7/8级超级流水线支持多媒体处理技术指令快存(I-Cache)：32K字节,数据快存(D-Cache)微小数据快存(Mini-DCache)指令存储器管理单元IMMU动态电源管理数据存储器管理单元DMMU中断控制器总线控制器1G字节/秒、ECC协议调试(Debug)接口,26,XScale系统结构,27,XScale系统结构,28,29,XScale系统结构-XScale超级流水线,PXA255拥有7级超级流水线，主要由主流水线、MAC流水线和内存访问流水线组成。是与SA的最大不同特点之一。,3

14、0,XScale系统结构-XScale超级流水线,主流水线 F1/F2指令读取 ID指令译码 RF寄存器文件/移位级X1执行级 X2执行级 XWB写回级,31,XScale系统结构-XScale超级流水线,MAC流水线 执行所有的乘/累加指令。它执行40位累加寄存器acc0和能把指令值转化成普通的ARM 寄存器值。当MAC在处理一条指令的时候其他的指令不允许进入到M1中，除非原来的指令在下一个周期中处理完成（非流水）。MAC单元执行开始于M1，接受2个32位操作数，N个周期后完成并返回寄存器文件。,32,XScale系统结构-XScale超级流水线,内存访问流水线 内存流水线有D1、D2和DW

15、B3级构成，独立完成指令的装载和存储。执行完X1后开始执行D1级，计算有效的存/取地址；在D2级数据cache和小型数据cache返回目的数据；DWB级进行填入缓冲器和写入缓冲器操作。,33,XScale系统结构-XScale乘/累加MAC,XScale为了多媒体的应用，支持SIMD例如：MIAPH指令，执行2个16x16位乘法，然后与40位累加器相加，即2个32位寄存器可以看作为2对16位寄存器，先高16位相乘并与累加器进行相加；低16位也相乘后与累加器相加，这2个结果相加后再送到寄存器文件中。,34,XScale系统结构-内存管理,提供内存访问保护和虚拟地址到物理地址的转换 支持指令TLB

16、支持数据TLB(Translation Look-aside Buffer，TLB，转换搜索缓存),35,XScale系统结构-指令Cache,容量为32K 32路组相联 每路由8个字(32字节)和一位有效位(思考：有几组?)循环替换算法,36,XScale系统结构-指令Cache,37,XScale系统结构-数据Cache,容量32KB 32路组相联 每路包含32字节和1个有效位，2个dirty位，分别对应低16位字节和高16位字节 采用循环替换法,38,XScale系统结构-转移目标缓冲器BTB,BTB由有128入口的直接映像cache构成 每个入口由TAG分支地址、DATA数据目标地址和

17、2位历史位组成。,39,XScale系统结构-性能监视,提供2个32位性能计数器，对2个独立事件同时监视。1个32位时钟计数器，联合性能计数器记录内核时钟数。当计算突发事件时计数器将监测到一个特定事件的发生；当测量持续事件时计数器将记录处理器时钟周期数当指定条件为真时事件发生。所有的这些计数器都有对应的IRQ和FIQ资源。XScale的性能监视模块可以通过协处理器CP14的寄存器0-3进行控制。,40,XScale系统结构-电源管理,XScale合并电源管理和时钟管理来控制时钟和管理电源。控制每一个运行模式的时钟频率和管理不同电源管理模式下的性能与功耗间的优化。,41,XScale系统结构-调

18、试,通讯控制模块通过JTAG指令来建立目标机和宿主机握手硬件断点模块 提供指令和数据断点寄存器，由协处理器控制 跟踪缓冲模块 对程序历史记录以实现恢复异常和跳转 代码下载模块 代码下载到I-Cache，调试代理程序实现读/写,42,提纲,ARM嵌入式处理器 StrongARM架构处理器 XScale架构处理器 PXA255处理器结构与特性 Xsbase255开发系统,43,PXA255处理器结构与特性,44,PXA255处理器结构与特性,PXA255除了采用XScale内核，还具有以下特点：内核工作频率：200MHz、300MHz和400MHz 系统存储器接口 时钟和电源控制器 DMA控制器

19、LCD控制器 系统集成模块 串行通信口 多媒体通信口,45,PXA255处理器结构与特性,时钟模块：包括以下5个主要时钟源：32.768kHz振荡器 3.6864MHz振荡器 可编程频率核心PLL 95.85MHz固定频率的外设PLL 147.46MHz固定频率PLL时钟管理模块包含3个寄存器 核时钟设置寄存器CCCR 时钟允许寄存器CKEN振荡器设置寄存器OSCC,46,PXA255处理器结构与特性,电源管理模块 运行模式 快速模式空闲模式休眠，但仍监视片内片外的中断服务请求。33MHz空闲模式和其他空闲模式的区别：所有的外设单元都不能使用，包括SDRAM、LCD和DMA控制器。睡眠模式 处

20、理器内部单元功能关闭，只有实时时钟和电源管理模块继续工作。,47,PXA255处理器结构与特性,GPIO口 PXA255可以使用和控制的GPIO管脚有81个。使用27个寄存器可以配置这些GPIO管脚的方向(进或出)、管脚功能、管脚的状态(输出)、管脚的高低电平检测(输入)和选择第二功能。许多GPIO管脚的第二功能已经被处理器或外设配置使用。,48,PXA255处理器结构与特性,中断控制器,49,PXA255处理器结构与特性,实时时钟RTC 使用实时时钟可以配置成频率很广的周期时钟信号，通常RTC设置1Hz信号输出用来当作系统时间的基准。实时时钟芯片是RTC4513。,50,PXA255处理器结

21、构与特性,DMA控制器(DMAC)DMAC有16个通道，从通道0到通道15。DMA控制器对内存的访问和CPU的运行完全互斥，因此在DMA控制器访问内存时CPU不访问内存。DMA控制器在传输数据上要比CPU快得多，它的操作完全由硬件驱动，只要一个时钟周期就可以完成一个字节的传输。,51,提纲,ARM嵌入式处理器 StrongARM架构处理器 XScale架构处理器 PXA255处理器结构与特性 Xsbase255开发系统,52,Xsbase255开发系统,53,Xsbase255开发系统-硬件资源,54,Xsbase255开发系统-硬件资源,存储器接口主要分成3类：SDRAM SDRAM有4块区

22、域静态FLASH 静态存储器有6块卡存储器 卡存储器有2块,55,Xsbase255开发系统-硬件资源,LCD接口 PXA255处理器内置的LCD控制器支持被动(DSTN)或主动(TFT)模式的显示器，并支持单色或多种的彩色像点格式，支持单屏或双屏显示；显示可以达到1024x1024，推荐使用最大值800 x600；内置2个专用DMA通道；Xsbase255系统使用的LCD是6.4TFT 的彩色显示屏，分辨率是640 x480。,56,Xsbase255开发系统-硬件资源,以太网接口 Xsbase255开发系统采用Cirrus Logic公司CS8900A以太网芯片，是符合IEEE802.3协

23、议的工业标准架构总线的以太网芯片。高度集成了一些常用的部件，如：片内的RAM、10BASE-T传输和接受过滤器、ISA总线接口等。,57,Xsbase255开发系统-硬件资源,音频接口 PXA255处理器包含AC97控制单元，支持音频控制器，通过串口传输数字音频、调制调解器、音频输入、控制寄存器和状态信息等。Xsbase255外扩了Cirrus Logic CS4299用作音频解码器。,58,Xsbase255开发系统-硬件资源,实时时钟RTC 当关闭Xsbase255系统电源，RTC4513可以通过一个电池来保持当前的时间。系统外扩了实时时钟芯片RTC4513和一个纽扣电池组成RTC电路。,

24、59,Xsbase255开发系统-硬件资源,串口 Xsbase开发系统提供1个全功能的（FF，Full Function）串口，1个蓝牙串口（BT，Bluetooth）和1个标准UART（红外接口）。使用PXA255中的第二功能GPIO引脚。全功能串口支持Modem控制功能，最高波特率为230.4Kb/s。蓝牙串口是一个高速UART，最高波特率为921.6Kb/s。,60,Xsbase255开发系统-硬件资源,USB接口 Xsbase255开发系统有1个USB-Client接口和2个USB-Host接口(其中一个是mini USB接口)。USB-Client接口作为USB的从设备，与主设备如宿主机连接，用于下载数据和程序，也可以用作USB网口来使用。USB-Host接口作为USB的主设备，用于连接USB外设。,61,Xsbase255开发系统-硬件资源,扩展接口 1个PCMCIA接口1个CF卡接口1个MMC卡接口120pin的扩展接口。,62,Xsbase255开发系统-软件资源,63,Xsbase255开发系统-软件资源,Flash地址映像,64,Xsbase255开发系统-软件资源,SDRAM地址映像,65,Xsbase255开发系统-软件资源,Windows CE（4.2 NET）,