复杂可编程逻辑器.ppt
《复杂可编程逻辑器.ppt》由会员分享,可在线阅读,更多相关《复杂可编程逻辑器.ppt(42页珍藏版)》请在三一办公上搜索。
1、EDA技术与数字系统设计,1,第2章 复杂可编程逻辑器件,2.1 CPLD概述 2.2 Lattice公司的CPLD 2.3 Altera公司的CPLD,EDA技术与数字系统设计,2,第2章 复杂可编程逻辑器件,2.1 CPLD概述,复杂可编程逻辑器件(CPLD)是在EPLD的基础上改进而发展起来的,它采用EEPROM工艺,具有高密度、高速度和低功耗等优点。与EPLD相比,CPLD增加了内部连线,并对逻辑宏单元和I/O单元做了重大改进,从而改善了系统的性能,提高了器件的集成度。尤其是在CPLD中引入在系统编程(ISP)技术后,使CPLD的应用更加方便灵活,深受设计人员的青睐,现已成为电子系统设
2、计的首选器件之一。,EDA技术与数字系统设计,3,第2章 复杂可编程逻辑器件,2.1 CPLD概述,目前,生产CPLD器件的著名公司主要有美国的Altera、AMD、Lattice、Cypress和Xilinx等公司。CPLD的产品多种多样,器件的结构也有很大的差异,但大多数公司的CPLD仍使用基于乘积项的阵列型单元结构。例如,Altera公司的MAX系列CPLD产品、Xilinx公司和Lattice公司的CPLD产品都采用可编程乘积项阵列结构。,EDA技术与数字系统设计,4,第2章 复杂可编程逻辑器件,2.1 CPLD概述,基于乘积项阵列型CPLD的组成:可编程内部连线 逻辑块 I/O单元,
3、EDA技术与数字系统设计,5,第2章 复杂可编程逻辑器件,可编程内部连线,为各逻辑块之间,以及逻辑块和I/O单元之间提供互连网络,实现信号连线。,包括实现乘积项的与阵列、乘积项分配和逻辑宏单元等,用于实现各种逻辑功能。,用于实现信号从器件输出,以及为输入信号提供输入通道。通常具有输入、输出和双向I/O模式。,逻辑块,I/O单元,EDA技术与数字系统设计,6,第2章 复杂可编程逻辑器件,2.2 Lattice公司的CPLD,Lattice公司是世界上最早生产PLD器件和首先推出ISP技术的公司。该公司将ISP技术与E2CMOS相结合,生产了多种高性能的CPLD产品,主要有ispLSI和ispMA
4、CH两大系列。该公司除了生产CPLD和FPGA器件外,还开发了在系统可编程模拟器件(ispPAC),是世界上第三大可编程器件的供应商。,EDA技术与数字系统设计,7,第2章 复杂可编程逻辑器件,ispLSI系列的CPLD是一种在系统可编程逻辑器件(ISPLD),它采用E2CMOS工艺,具有集成度高、功耗低、擦除和编程时间短等特点,并且在系统编程次数可在10 000次以上。在系统可编程(ISP)是指编程器件可直接安装在用户自己设计的系统电路板上,通过计算机的并行接口和专用的编程电缆,对器件进行直接编程,并且可以反复编程,从而使器件具有用户所需要的逻辑功能。,2.2.1 ispLSI器件简介,ED
5、A技术与数字系统设计,8,第2章 复杂可编程逻辑器件,ispLSI器件分为六个系列,分别为:ispLSI1000系列 ispLSI2000系列 ispLSI3000系列 ispLSI5000系列 ispLSI6000系列 ispLSI8000系列,2.2.1 ispLSI器件简介,为通用系列,内部约有20008000个PLD等效门,适用于高速编码、总线管理、LAN或DMA控制等。,为高速系列,内部约有10006000个PLD等效门,有较多I/O端口,适用于高速计数、定时及高速RISC/CISC微处理器的接口。,为高性能、高密度器件,其集成度达8 00014 000个PLD等效门,可容纳规模较大
6、的逻辑系统,适用于数字信号处理、图形处理、数据加密、解密和压缩等。,为超宽输入高密度器件,其基本结构与ispLSI3000系列类似。,密度更高、结构更加复杂,集成密度可达25000个PLD等效门,内部提供了存储器、寄存器和计数器等子模块,可容纳大规模的逻辑系统,适用的范围更加广泛。,为超高密度系列,是最新推出的多寄存器超大结构器件,其规模为25 00043 750个PLD等效门。,EDA技术与数字系统设计,9,第2章 复杂可编程逻辑器件,ispLSI系列CPLD的特点如下:采用乘积项阵列结构;采用先进的ISP技术,能重复编程擦写上万次;具有加密功能。,2.2.1 ispLSI器件简介,EDA技
7、术与数字系统设计,10,第2章 复杂可编程逻辑器件,ispLSI器件的结构,1.ispLSI1016的结构,EDA技术与数字系统设计,11,第2章 复杂可编程逻辑器件,1.ispLSI1016的结构,ispLSI1016是由2个宏块(Megablock)、1个全局布线区(GRP)、32个I/O单元、1个时钟分配网络,以及在系统编程控制逻辑等组成。,每个宏块中包括8个通用逻辑块(GLB)、1个输出布线区(ORP)、1个16位输入总线和18个引脚,其中16个为I/O引脚,2个为专用输入引脚。时钟信号(Y0Y2)经时钟分配网络分配后,产生5个时钟信号,作为GLB的全局时钟和I/O单元的时钟。,、SD
8、I、SDO、MODE和SCLK。,编程引脚共有5个,分别为,EDA技术与数字系统设计,12,第2章 复杂可编程逻辑器件,2.通用逻辑块(GLB)的结构,通用逻辑块(GLB,Generic Logic Block)是整个器件的逻辑核心。组成:,与阵列乘积项共享阵列PTSA输出逻辑宏单元OLMC控制电路,EDA技术与数字系统设计,13,第2章 复杂可编程逻辑器件,与阵列,乘积项共享阵列,输出逻辑宏单元,控制电路,0 1 2 3 4 5 6 7 8 9,来自全局布线区的输入,专用输入,012345678910111213141516171819,Q3Q2Q1Q0,至全局布线区或输出布线区,乘积项复位
9、,全局复位,CLK0CLK1CLK2,乘积项时钟,乘积项输出使能,控制功能,至输出使能多路选择器,EDA技术与数字系统设计,14,第2章 复杂可编程逻辑器件,2.通用逻辑块(GLB)的结构,PTSA可构成几种不同配置模式:,标准配置 高速旁路配置 异或配置 单乘积项配置 多重混合配置,EDA技术与数字系统设计,15,第2章 复杂可编程逻辑器件,(1)标准配置,PTSA的4个或门输入按4、4、5、7配置,而PTSA的4个输出,通过编程可以共享4个或门输出的1个或多个,以满足各种逻辑功能的需要。,EDA技术与数字系统设计,16,第2章 复杂可编程逻辑器件,(2)高速旁路配置,PTSA的4个或门均按
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 复杂 可编程 逻辑
链接地址:https://www.31ppt.com/p-6264954.html