基于ARM的嵌入式系统原始.ppt

《基于ARM的嵌入式系统原始.ppt》由会员分享，可在线阅读，更多相关《基于ARM的嵌入式系统原始.ppt（58页珍藏版）》请在三一办公上搜索。

1、第一章,基于ARM的嵌入式系统,武汉邮电与信息工程学院孙锐,主要内容,RISC设计思想,ARM设计思想,嵌入式系统的硬件,嵌入式系统的软件,总结,1.1 RISC设计思想,CISC：复杂指令集（Complex Instruction Set Computer）,具有大量的指令和寻址方式，指令长度可变 8/2原则：80%的程序只使用20%的指令大多数程序只使用少量的指令就能够运行,RISC：精简指令集（Reduced Instruction Set Computer),Content Title,只包含最有用的指令，指令长度固确保数据通道快速执行每一条指令使CPU硬件结构设计变得更为简单,CIS

2、C和RISC,CISC与RISC的数据通道,IF,ID,REG,ALU,MEM,开始,退出,IF,ID,ALU,MEM,REG,微操作通道,开始,退出,单通数据通道,RISC：Load/Store结构,CISC：寻址方式复杂,CISC的背景和特点,背景:存储资源紧缺,强调编译优化增强指令功能，设置一些功能复杂的指令，把一些原来由软件实现的、常用的功能改用硬件的（微程序）指令系统来实现为节省存储空间，强调高代码密度，指令格式不固定，指令可长可短，操作数可多可少寻址方式复杂多样，操作数可来自寄存器，也可来自存储器采用微程序控制，执行每条指令均需完成一个微指令序列CPI，指令越复杂，CPI越大。,C

3、ISC的主要缺点,指令使用频度不均衡。高频度使用的指令占据了绝大部分的执行时间，扩充的复杂指令往往是低频度指令。大量复杂指令的控制逻辑不规整，不适于VLSI工艺VLSI的出现，使单芯片处理机希望采用规整的硬联逻辑实现，而不希望用微程序，因为微程序的使用反而制约了速度提高。(微码的存控速度比CPU慢5-10倍)。软硬功能分配复杂指令增加硬件的复杂度，使指令执行周期大大加长，直接访存次数增多，数据重复利用率低。不利于先进指令级并行技术的采用流水线技术,1.1 RISC设计思想,减小CPI:CPUtime=Instr_Count*CPI*Clock_cycle精简指令集：保留最基本的,去掉复杂、使用

4、频度不高的指令采用Load/Store结构，有助于减少指令格式，统一存储器访问方式采用硬接线控制代替微程序控制,RISC:减少指令平均执行周期数,CPUtime=Instr_Count*CPI*Clock_cycleICRISC IC CISC,30%-40%CCRISC CCCISCCPIRISC CPICISC，20%超标量、超流水线、VLIW等系统结构，目标在于减小CPI，可使CPI1,RISC的提出与发展,Load/Store结构提出：CDC6600(1963)-CRAY1(1976)RISC思想最早在IBM公司提出，但不叫RISC，IBM801处理器是公认体现RISC思想的机器。19

5、80年，Berkeley的Patterson和Dizel提出RISC名词，并研制了RISC-,实验样机。1981年Stenford的Hennessy研制MIPS芯片。85年后推出商品化RISC:MIPS1(1986)和SPARC V1(1987),典型的高性能RISC处理器,SUN公司的SPARC(1987)MIPS公司的SGI:MIPS(1986)HP公司的PA-RISC,IBM,Motorola公司的PowerPCDEC、Compac公司的Alpha AXPIBM的RS6000(1990)第一台Superscalar RISC机,CISC与RISC的对比,1.1 RISC设计思想,RISC

6、的设计重点在于降低由硬件执行的指令复杂度，这是因为软件比硬件容易提供更大的灵活性和更高的智能。因此，RISC设计对编译器有更高的要求；相反，传统的复杂指令集的计算机(CISC)则更重于硬件执行指令的功能性，使CISC指令更复杂。,CISC,RISC,RISC设计准则,RISC的指令集种类只提供简单的操作，使一个周期就可以执行一条指令。每条指令的长度都是固定的，允许流水线在当前指令译码阶段去取其下一条指令。,指令的处理过程被拆分成几个更小的、能够被流水线并行执行的单元。在理想情况下，流水线每周期前进一步，可获得更高的吞吐率；而CISC指令的执行需要调用微代码的一个微程序。,RISC处理器拥有更多

7、的通用寄存器。每个寄存器都可存放数据或地址。寄存器可为所有的数据操作提供快速的局部存储访问；而CISC处理器都是用于特定目的的专用寄存器。,Click to add Text,指令集,流水线,Content Title,处理器只处理寄存器中的数据。,寄存器,存储结构,1.2 ARM设计思想,作为RISC结构：指令集RISC处理器减少了指令种类。流水线指令的处理过程被拆分成几个更小的、能够被流水线并行执行的单元。寄存器RISC处理器拥有更多的寄存器。Load-storeARM的改进非单纯的RISC结构（改善系统性能，提高代码密度）：一些特定指令的周期数可变内嵌桶形移位器产生更复杂的指令Thumb

8、16位指令集条件指令增强指令,1.2 ARM设计思想,ARM内核不是一个纯粹的RISC体系结构，这是为了使它能够更好地适应其主要应用领域嵌入式系统。ARM处理器的设计改进主要基于以下4个方面的原因：便携式的嵌入式系统往往需要电池供电。为降低功耗，ARM处理器已被特殊设计成较小的核，从而延长了电池的使用时间。高的代码密度。在设计时每一分成本都需要考虑。缩小嵌入式处理器内核管芯（die）的面积。,1.3 嵌入式系统的硬件,嵌入式器件主要的硬件部分,总线,控制器,外设,ARM处理器,嵌入式器件主要的硬件部分,ARM处理器控制整个器件。,控制器协调系统的重要功能模块。,外设提供芯片与外部的所有输入/输

9、出功能。,总线用于在不同器件之间进行通信。,1.3.1 ARM总线技术,微处理器（CPU）是嵌入式系统硬件平台的核心构件，但不是全部。按照冯诺依曼体系结构思想，计算机的硬件是由CPU、存储器和I/O设备三部分组成的。总线是把CPU与存储器、I/O设备相连接的信息通道，但总线并不仅仅指的是一束信号线，而应包含相应的通信协议。按照使用场合的不同，总线分成芯片级总线（CPU总线）、板卡级总线（内总线）和系统级总线（外总线）。,1.3.2 AMBA总线协议,高级微控制总线结构（AMBA）包含ARM系统总线（ABS）和ARM外设总线（APB）。ARM高性能总线（AHB）能够提供比ABS更高的数据吞吐率。

10、AHB是基于集中多总线机制（centralized multiplexed bus scheme）的。这种改变使得AHB总线能够在更高的时钟速度下运行，并成为第一个支持64和128位宽度的ARM总线。,总线的主要参数,ISA,IBM 公司于1981 年推出的基于8 位机PC/XT 的总线，称为PC 总线。IBM 公司于1984 年推出了16 位PC 机PC/AT，其总线称为AT 总线。然而IBM 公司从未公布过他们的AT总线规格。由Intel 公司，IEEE 和EISA 集团联合开发了与IBM/AT 原装机总线意义相近的ISA 总线，即8/16 位的“工业标准结构”(ISA-Industry

11、Standard Architecture)总线。6.66MHZ至26.66MHZ，典型8MHzEISA总线，32位,PCI,1991 年下半年，Intel 公司首先提出了PCI 的概念。Intel联合IBM、Compaq、AST、HP、DEC 等100 多家公司成立了PCI 集团，其英文全称为：Peripheral Component Interconnect Special Interest Group(外围部件互连专业组)，简称PCISIG。93年发布PCI2.0，32位，33MHz。5个以上PCI插槽AGP（图形加速处理）90年代后期，PCI-X，64位/66MHz,3GIO-PCI

12、Express,PCI VS.PCI Express,PCI,PCI Express,CPCI,CPCI（Compact PCI）PICMG协会于1994提出来的一种总线接口标准，面向嵌入式设备解决了VME与PCI总线不兼容问题，与PCI完全兼容高可靠性（99.999%）、低价位热插拔（hot swap）,PC104,PC104是一种专门为嵌入式控制而定义的工业控制总线，实质上就是一种紧凑型的IEEE-P996（ISA）。PC104 有两个版本，8 位和16 位，分别与PC 和PC/AT 相对应。PC104PLUS 则与PCI总线相对应。,I2C,PHILIPS 开发了一种用于内部IC控制的简

13、单的双向两线串行总线I2C(Inter-Integrated Circuit)最高速率100Kbps，25英尺，最多可支持40个设备,数据线,时钟线,CAN（Controller Area Network）,80年代末，由德国Bosch公司最先提出被设计作为汽车环境中的微控制器通讯，在车载各电子控制装置ECU 之间交换信息，形成汽车电子控制网络。发动机管理系统、变速箱控制器、仪表装备、电子主干系统中，均嵌入CAN 控制装置。使用CSMA/CD协议40米以内，1Mbps；10Km，5Kbps；理论上可以支持无限多个设备可靠性高，误码率为10-11抗电磁干扰性强,1.3.3 存储器,一个嵌入式系统

14、必须有一定的存储器来存放和执行代码。在决定存储器的层次、宽度和类型等特性时，必须综合考虑价格、性能和功耗等因素。如果为了获得所需的带宽，存储器的运行速度必须提高1倍，那么功耗也会提高。,本地存储器 Flash、ROM、磁盘,主存储器DRAM,高速缓存SRAM,寄存器,1.3.3.1 存储层次,0,110,50100,20000000,时钟周期,1.3.3.2 存储器数据宽度,存储器的数据带宽是指每次访问所返回的数据位数 如果一个没有cache的系统使用32位ARM指令和16位宽度的存储器芯片，则处理器每次取指就需要2个16位的存储器访问，这显然会降低系统的性能，但16位宽度的存储器价格会相对便

15、宜。如果内核执行16位的Thumb指令，则对于16位宽度的存储器将获得更好的性能，因为处理器获取每条指令只需要一次存储器访问。因此，对于16位宽度的存储器，使用Thumb指令可获得性能和成本两方面的优势。,1.3.3.3 存储器种类,ROM,SRAM,DRAM,SDRAM,DRAM 只能将数据保持很短的时间。为了保持数据，DRAM使用电容存储，所以 必须隔一段时间刷新（refresh）一次，如果存储单元没有被刷新，存储的信息就会丢失。,Read-Only Memory PROMEPROMEEPROMFlash ROM(NOR Flash 和 NADN Flash)，,优点，速度快，不必配合内存

16、刷新电路，可提高整体的工作效率缺点，集成度低，功耗较大，相同的容量体积较大，而且价格较高，少量用于关键性系统以提高效率,同步是指Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失,ARM中常用的存储器,闪速存储器(FLASH),相对传统的EPROM芯片，这种芯片可以用电气的方法快速地擦写 由于快擦写存储器不需要存储电容器，故其集成度更高，制造成本低于DRAM 它使用方便，既具有SRAM读写的灵活性和较快的访问速度，又具有ROM在断电后可不丢失信息的特点，所以快擦写存储器技术发展十分迅速,NOR技术,NOR技术闪速存储器是最早出

17、现的Flash Memory，目前仍是多数供应商支持的技术架构，它源于传统的EPROM器件。与其它Flash Memory技术相比，具有可靠性高、随机读取速度快的优势。在擦除和编程操作较少而直接执行代码的场合，尤其是代码（指令）存储的应用中广泛使用。由于NOR技术Flash Memory的擦除和编程速度较慢，而块尺寸又较大，因此擦除和编程操作所花费的时间很长，在纯数据存储和文件存储的应用中，NOR技术显得力不从心。,NAND技术,NAND技术 Flash Memory具有以下特点：以页为单位进行读和编程操作，1页为256或512字节；以块为单位进行擦除操作，1块为4K、8K或16K字节。具有快

18、编程和快擦除的功能，其块擦除时间是2ms；而NOR技术的块擦除时间达到几百ms。数据、地址采用同一总线，实现串行读取。随机读取速度慢且不能按字节随机编程。芯片尺寸小，引脚少，是位成本(bit cost)最低的固态存储器，突破了每兆字节1元的价格限制。芯片包含有失效块，其数目最大可达到335块（取决于存储器密度）。失效块不会影响有效块的性能，但设计者需要将失效块在地址映射表中屏蔽起来。基于NAND的存储器可以取代硬盘或其它块设备。,常见的存储器扩充装置,CF扩充装Compact Flash所有Windows CE 支持,常见的存储器扩充装置,SD扩充装置（Secure Digital）Panas

19、onic Scandisk Toshiba,常见的存储器扩充装置,Memory StickSony,1.3.3.4 外设,嵌入式系统和外界交互需要一定形式的外设。外设通过和片外其它设备或传感器的连接来实现芯片的输入/输出功能。每一个外设通常都只有单一的功能，也可以内置在芯片上。控制器是特殊的外设，可在一个嵌入式系统中实现更高层的功能。存储器控制器各种不同类型的存储器通过存储器控制器连接到处理器总线上。上电时，存储器控制器由硬件配置，使得某些存储器处于工作状态。中断控制器中断控制器提供一套可编程的管理机制，使软件通过设置中断控制器寄存器中的相应位，来决定在任何特定时刻，那一个外设或器件可以中断处

20、理器。,红外芯片接口,Bluetooth 接口,功耗低100M，100mW10M，2.5mW1M，1mW2.4-2.4835 GHz(使用ISM频段)优势:世界范围内可用劣势:与IEEE 802.11b产品相互干扰声音和数据传输，总带宽为1Mbps成本低低于US$5/蓝牙芯片,USB（Universal Serial Bus）,IBM、Compaq、Nortel、NEC、Intel以及Microsoft联合距离5 米，Hub30米树拓扑结构，127个点，4线（2根电源线，2根数据线）低速 USB1.1，1.5 M bpsUSB 2.0 速率高达480Mbps支持热插拔和即插即用,Etherne

21、t/Fast Ethernet,802.310M/100M Ethernet100m，RJ45接口MAC层协议 CSMA/CD,IEEE1394,起源于APPLE公司1986年提出的FireWireMPU与多媒体设备连接接口20400M bps，高速串行总线P1394b 1.6Gbps,100米支持63个器件，长度4.5米热插拔，即插即用Sony：iLink；TI：Lynx Apple：FireWire,LCD显示器,Liquid Crystal Display，液晶显示器液晶介于固态和液态液晶棒状分子在外加电场的作用下排列状态发生变化，使得通过液晶显示器件的光被调制，从而在显示屏上呈现出不同

22、颜色。每个显示象素都可以单独被电场控制。适用于低压、微功耗电路,段式液晶常见段式液晶的每字为8 段组成，即8 字和一点，只能显示数字和部分字母。字符型液晶字符型液晶是用于显示字符和数字的图形点阵式液晶又将其分为TN、STN（DSTN）、TFT 等几类,LCD显示器类型,触摸屏,嵌入式系统中的触摸屏分为电阻式、电容式和电感式三种 其中电阻式触摸屏最为常用 电阻触摸屏的工作部分一般由三部分组成，两层透明的阻性导体层、两层导体之间的隔离层、电极 触摸屏工作时，上下导体层相当于电阻网络，当某一层电极加上电压时，会在该网络上形成电压梯度。如有外力使得上下两层在某一点接触，则在电极未加电压的另一层可以测得

23、接触点处的电压，从而知道接触点处的坐标。,1.4 嵌入式系统的软件,一个嵌入式系统需要软件来实现具体的应用嵌入式系统中4个软件部分是嵌入式设备软件的典型构成。从底层的硬件设备层往上，每个软件层次逐层封装代码，是代码与硬件设备分离。,硬件单片机,X86,PowerPC,ARM,MIPS,嵌入式操作系统,应用软件,初始化程序,在硬件上执行的软件层次,设备驱动,1.4.1 初始化（启动）代码,初始化硬件配置,启动一个映像文件是最后一个阶段，但首先必须装载这个映像文件。装载一个映像文件的过程可以是拷贝包括代码和数据的整个程序到RAM中，也可以只拷贝包含易变变量的数据区到RAM中。一旦启动，系统通过更改

24、程序计数器（pc）指向映像文件的启示地址，将控制权交出。,诊断,引导,“初始化代码的阶段”,诊断通常包含在初始化代码中，检测硬件目标是否工作正常,装载一个映像文件并将控制权交给它,初始化硬件配置使之能够引导一个映像文件,例1.1 初始化或组织存储器是初始化代码中的一个重要部分，因为许多操作系统在开始运行之前，希望了解存储器的组织情况。,1.4.2 操作系统,RTOS 保证对事件的响应时间。RTOS的系统通常没有辅助存储器。,平台OS需要一个存储管理单元（MMU）来管理庞大的非实时应用，而且通常都有辅助存储器。,实时OS,平台OS,1.4.3 应用程序,操作系统调度应用程序为处理某个特定任务的代

25、码。一个应用程序完成一个处理任务。在需要尖端高性能的应用中，并没有ARM处理器的身影。这是因为这些应用通常数量很少而成本很高，ARM公司并不以这种类型的应用为目标进行设计。,1.5 总结,纯粹的RISC是以高性能为主要目标的，但ARM采用的是一种改进的RISC设计思想，其目标是较高的代码密度和较低的功耗。一个嵌入式系统通常包含了一个处理器核，周围有Cache、存储器和外设。操作系统控制整个系统，管理应用程序任务。,1.5 总结,RISC设计思想的关键是通过简化指令的复杂度来提高性能，使用流水线来加速指令的处理，提供大量的寄存器来存储数据，并使用load-store结构。ARM设计思想也包含了一

26、些非RISC的观念或方法：允许一些特定指令的执行周期数可变，以降低功耗，减小面积和代码尺寸；增加了桶形移位器来扩展某些指令的功能；使用16位的Thumb指令集来提高代码密度；使用条件执行指令来提高代码密度和性能；使用增强指令来实现数据信号处理的功能。,1.5 总结,一个基于ARM的嵌入式系统通常包含以下的硬件组成部分：ARM处理器控制器外设总线一个嵌入式系统包含以下的软件组成部分：初始化程序设备驱动操作系统应用程序,Q&A,1)RISC设计思想？2)ARM设计思想？3)ARM指令集和RISC指令集的不同点是什么？4)嵌入式系统的硬件包含哪几部分？5)嵌入式系统的软件包含哪些内容？6)嵌入式系统启动过程？,Thank You!,Add your company slogan,