常用微处理器介绍.ppt

《常用微处理器介绍.ppt》由会员分享，可在线阅读，更多相关《常用微处理器介绍.ppt（60页珍藏版）》请在三一办公上搜索。

1、第3章 微机检测与控制系统微处理器,主要内容,3.1 Intel51系列及96系列单片机3.2 数字信号处理器DSP3.3 嵌入式微处理器ARM3.4 现场可编程门阵列FPGA,微机测控系统微处理器概述,特点：集成度高、体积小、功耗低、可靠性高、成本低作用：微机测控系统的核心负责各种检测信号的采集、处理，控制指令的产生等,3.1 Intel 51系列及96系列单片机,单片机是单片微型计算机的简称，它是微型计算机的一个重要分支。在微机测控系统中，单片机是被采用最早和是最为广泛的一类微处理器。在测控系统开发中占据重要的地位。微机测控系统中最常用的是8位以及16位单片机。,3.1.1 MCS-51系

2、列单片机,Intel在20世纪80年代初研制。在80年代中期以专利转让形式把51内核给了许多半导体厂商，形成了与51指令系统兼容的单片机。目前，国内市场上以Atmel和Philips公司的51系列单片机居多，如AT89C51、AT89LS54、P8031、P87C54等型号。基本型：三总线架构，40脚封装精简型：无三总线架构，可20脚封装精简增强型：无三总线，增加许多功能部件高档型：增加高性能附件,MCS-51系列单片机内部结构,MCS-51单片机内部结构,运算器（ALU）8051拥有一个高性能的运算器，它具有很高的执行速度，大部分指令的执行时间是1us，乘法指令的执行时间是4us。控制器控制

3、器的主要功能是根据指令产生控制信号以控制单片机内部各部件的工作。8051的控制器由定时控制逻辑、指令寄存器和震荡器等组成。,MCS-51单片机内部结构,专用寄存器组程序计数器PC累加器A通用寄存器B程序状态字PSW堆栈指针SP数据指针DPTR,MCS-51的存储器结构,ROM地址空间片内最大8KB（8052），片外最大64KB。片外RAM地址空间最大64KB片内RAM地址空间128字节（8051）或256字节（8052）,MCS-51的存储器结构,特殊功能寄存器,MCS-51的输入输出端口,输入输出端口是单片机和外部进行数据交换和控制的通道，也称为I/O端口或I/O接口。4个并行I/O接口MC

4、S-51的4个8位并行I/O接口，分别命名为P0、P1、P2和P3，在这四个并行端口中，每个端口都有双向I/O功能。每个I/O端口内部都有一个8位数据输出锁存器和一个8位数据输入缓冲器，4个数据输出锁存器和端口号P0、P1、P2和P3同名，都为特殊功能寄存器。1个串行I/O接口标准的通用非同步串行收发器（UART）,MCS-51的输入输出端口,P0和P2两个端口除作通用I/O端口外，还作为单片机读取外部存储器时的地址线和数据线。P3口第二功能,MCS-51的中断系统,8051有5个中断源，包括2个外部中断、2个定时/计数器中断和1个串口中断。,3.1.2 MCS-96系列单片机,8098：准1

5、6位单片机，内部16位，外部8位。80C196KB：标准的16位单片机，也可设置成准16位。与51的主要区别：取消累加器结构，可直接对寄存器组合及专用寄存器构成的256字节地址空间进行操作。CPU通过专用寄存器直接控制IO。HSI、HSOPWM,80C196KB及8098单片机引脚,内部定时,96系列单片机需要有6-12MHz间的输入时钟频率才能正常工作。8098为3分频结构，80C196为2分频结构。,存储空间,MCS-96的可寻址空间为64K字节。其中自0000H至00FFH以及由1FFEH至207FH为专用空间（用户也可使用）。此外所有单元均归用户分配，可用来存放程序，也可用来存放数据，

6、或作为外设接口的存储映像。,芯片配置寄存器CCR,CCR的内容由用户预先写入018H单元（芯片配置字节），系统复位时，该芯片配置字节被自动送入CCR寄存器。,I/O状态和控制寄存器,8098有两个I/O控制寄存器IOC0和IOC1。IOC0控制定时器2和高速输入线。IOC1控制某些引脚功能、中断源和两个HSO引脚。,中断结构,8098有8个中断类型的21个中断源,定时器,系统中有两个16位定时器，定时器1和定时器2。定时器1作为实时时钟用来同步其他事件。它自由运行，每8个状态周期加1。该计数器在任何时刻均可读出，但一般不可改写，且除芯片复位之外也没有其他手段使其停止计数并恢复为0。定时器1产生

7、高速输入单元HSI和高速输出单元HSO的基准时间。,高速输入单元,高速输入单元HSI可用定时器1作实时时钟来记录外部事件发生的时间。“高速”表示事件的获取无需CPU的干预。,方式选择位 事件定义008个正跳变为一个事件01 每个正跳变为一个事件10每个负跳变为一个事件11每个跳变（正和负）均为事件,高速输出单元,高速输出单元HSO的功能在于在预定的时刻触发某一事件，基本不要CPU干预。这些事件包括：启动A/D转换使定时器2复位置四个软件定时器标志改变六条输出线（）上的电平信号,模拟接口,MCS-96单片机可以很容易地通过其模/数转换器、脉冲调制输出及HSO单元与模拟信号接口。由4路输入的10位

8、A/D转换器接受模拟信号。脉宽调制输出和HSO单元负责提供数字信号，经滤波后即用作模拟输出。,串行口,96单片机的串行口有三种异步和一种同步方式。异步者为全双工方式，即发送和接收可以同时进行。接收器是双缓冲的，故在第一个字节尚未被读取之前，第二个字节的接收过程即可开始。,监视定时器,监视定时器WDT是解脱软件故障的一个有利手段。一旦它启动之后，其值每状态周期增1。因此，若不及时将其清0，它就会在64K状态周期后溢出并引起芯片硬件复位。,复位和掉电保护,在电源处于正常范围且振荡器稳定后，RESET引脚上至少保持两个状态周期的低电平就可使系统复位。RESET引脚电压升高后，系统将执行10个状态周期

9、的内部复位序列。在此期间，芯片配置字节CCR被从2018H单元读出并进而写入芯片CCR寄存器。上电复位可用电容、单稳或其他方法实现，对于96系列单片机，复位电平是低电平有效,3.2 数字信号处理器DSP,DSP（Digital Signal Processor）是一类专门针对数字信号处理算法而进行了优化设计的微处理器。实时性、计算精度浮点数运算能力特殊的硬件结构特殊的构架特别适合应用于数字信号处理以及数字图像处理等应用。,3.2.1 DSP特殊功能与特点,专门数字处理能力“积之和”运算专门的硬件来实现16位或32位的乘法运算和乘法累加运算。乘法运算可以在一个周期内完成，并自动对结果进行累加。,

10、3.2.1 DSP特殊功能与特点,高速数据存取数据存储速度是限制微处理器实际运算效率的主要瓶颈之一哈佛结构,冯诺依曼结构,哈佛结构,3.2.1 DSP特殊功能与特点,高速数据存取地址生成单元（AGU）特殊的寻址方式模寻址（modulo addressing）、位反转寻址（bit-reversed addressing）,3.2.1 DSP特殊功能与特点,类RISC指令集精简指令集计算机（Reduced Instruction Set Computers，RISC）DSP器件的设计参照了RISC的设计思想指令长度固定、执行周期一致大量采用通用寄存器,3.2.1 DSP特殊功能与特点,并行运算可以

11、同时执行多条指令TMS320C6745最高时钟频率为456MHz，而其最高运算速度可以达到3648MIPSTMS320C6745取指时每次读取8字长度的指令，组成一个取指包（fetch packet）,3.2.1 DSP特殊功能与特点,并行运算每条指令的最低位称为p位，它决定了该条指令是否能够与其他指令并行执行。P=1表示该指令和后一条指令同时执行P=0表示该指令不能和后一条指令同时执行完全串行,3.2.1 DSP特殊功能与特点,并行处理完全并行部分并行,3.2.1 DSP特殊功能与特点,硬件循环重要的数字信号处理算法，如数字滤波、FFT等，都需要进行高速的循环操作。DSP器件引入了一些硬件来

12、实现指令循环，只有设置好相关参数，一条或一段指令就可以高效地自动循环执行，而无需软件控制。,3.2.2 DSP内部结构,TMS320C6742内部结构DSP子系统系统控制JTAG接口片上设备SCR,3.2.2 DSP内部结构,TMS320C674x CPU结构,3.3 嵌入式微处理器ARM,ARM是高级精简指令集计算机（Advanced RISC Machines）的简称，同时也是设计该处理器的公司的名称。ARM处理器具有体积小、成本低、功耗低、执行效率高等特点。chipless生产模式，ARM公司本身并不设计和生产芯片，而是设计高效的IP（Intellectual Property）Core

13、作为产品，提供给授权的半导体制造企业。,3.3 嵌入式微处理器ARM,典型产品NXP公司的基于ARM7的LPC2200、LPC2300等系列，功耗低、封装小巧、包含丰富的片内外设和GPIO，特别适合用于工业控制领域；TI公司将其业界领先的DSP内核与ARM内核集成到一个芯片上，推出了OMAP系列处理器，深受移动通信终端设备制造商的欢迎；FPGA厂商也与ARM公司合作，推出了带有ARM硬核的FPGA产品，结合了FPGA和ARM的优势。,3.3.1 RICS体系结构,复杂指令集计算机（Complex Instruction Set Computer，CISC）结构Intel的x86平台指令复杂且数

14、目繁多指令长度不统一内部结构变得非常复杂，体积、功耗、成本等都较高执行效率较低,3.3.1 RICS体系结构,精简指令集计算机（Reduced Instruction Set Computer，RICS）指令格式统一，操作码的长度、位置固定所有指令的执行时间一致，便于实现流水线使用大量通用寄存器，运算器可以对每一个寄存器中的数据直接进行操作，可将结果存放到任何一个寄存器中简单的寻址方式RISC相比CISC有许多优点，但是也存在一些缺点，比如程序代码占用空间较大等。,3.3.2 ARM处理器系列,3.3.3 ARM7体系结构,ARM7TDMI基本结构,3.3.3 ARM7体系结构,流水线三级流水

15、线,3.3.3 ARM7体系结构,ARM7工作状态ARMThumbARM7工作模式,3.3.3 ARM7体系结构,ARM7寄存器,3.3.3 ARM7体系结构,通用寄存器处理器在每个模式下可以访问16个通用寄存器R0R15未分组寄存器R0R7分组寄存器R8R14程序计数器R15（PC）程序寄存器R15为程序计数器（PC），由于ARM采用的是流水线结构，因此PC保存的不是当前执行指令的地址，而是当前指令后第二条指令的地址。,3.3.3 ARM7体系结构,链接寄存器R14称为链接寄存器（LR），它有两个特殊功能在某个工作模式下，该模式对应的R14用来保存子程序的返回地址。当有异常发生时，对应的异常

16、模式的R14将保存异常发生前程序指令地址,3.3.3 ARM7体系结构,程序状态寄存器N 符号标志位。当N=1时结果为负数，而N=0时表示结果为正数或0；Z 当运算结果为0时，Z=1，否则Z=0；C 进位标志V 溢出标志，I、F为中断禁止位，设置I=1，则禁止IRQ中断；设置F=1则禁止FIQ中断，中断禁止位只能在特权模式下进行修改。,3.3.3 ARM7体系结构,程序状态寄存器M4:0为工作模式控制位。T为工作状态标志位，当T=1时，表示处理器当前处于Thumb状态，T=0则处于ARM状态。,3.3.3 ARM7体系结构,异常处理异常通常是指由外部或内部事件引起，处理器暂停当前程序的执行，转

17、而处理该事件的过程。中断、复位等都可以称为异常。,3.4 现场可编程门阵列FPGA,FPGA（Field-Programmable Gate Arrays）新型的高密度可编程逻辑器件（PLD，Programmable Logic Device）密度高、速度快、可重复编程在微机测控系统中，FPGA通常作为CPU的外设完成某些特别高速的功能，如高速信号采集、视频图像采集、实时图像处理等。但是由于FPGA设计需要开发者有较丰富的复杂数字电路设计经验，对于较复杂的功能实现难度较大。,3.4.1 FPGA结构,Stratix-II的内部结构,3.4.1 FPGA结构,逻辑阵列快（LAB）,3.4.1 F

18、PGA结构,ALM内部结构,3.4.1 FPGA结构,TriMatrix存储块包括三种RAM块，即M512、M4K和M-RAM。真双口RAM、单口RAM、ROM以及FIFO,3.4.1 FPGA结构,DSP块每个DSP块包含8个99位乘法器、4个1818位乘法器以及1个3636位乘法器。I/O单元I/O单元分别在逻辑单元的外围，可以实现内部信号和芯片外部信号的互连。,3.4.2 FPGA设计方法简介,基于电路原理图的设计方法设计简单数字电路时比较方便基于硬件描述语言（HDL，Hardware Description Languages）的设计方法适用于设计复杂数字电路HDL是一种用来描述电路的语言，可用于数字电路的设计、仿真以及验证等。Verilog HDLVHDL,3.4.2 FPGA设计方法简介,基于HDL的FPGA设计流程,