门电路(数电PPT).ppt

《门电路(数电PPT).ppt》由会员分享，可在线阅读，更多相关《门电路(数电PPT).ppt（202页珍藏版）》请在三一办公上搜索。

1、第三章 门电路,内容提要：,本章主要讲述数字电路的基本逻辑单元门电路，有TTL逻辑门、MOS逻辑门。在讨论半导体二极管和三极管及场效应管的开关特性基础上，讲解它们的电路结构、工作原理、逻辑功能、电器特性等等，为以后的学习及实际使用打下必要的基础。本章重点讨论TTL门电路和CMOS门电路。,本章主要内容,3.1 概述3.2 半导体二极管门电路3.3 CMOS门电路3.4*其他类型的MOS集成门电路3.5 TTL门电路3.6*其他类型的双极型集成门电路3.7*BiCMOS电路3.8*TTL门电路与CMOS门电路的接口,3.1 概述,1.门电路：,实现基本逻辑运算和复合运算的单元电路称为门电路，常用

2、的门电路有非门、与非门、或非门、异或门、与或非门等,(1)正逻辑：,在二值逻辑中，如果用高电平表示逻辑“1”，低电平表示逻辑“0”，在这种规定下的逻辑关系称为正逻辑，如图所示,2.正负逻辑系统,图3.1.1 正负逻辑示意图,(2)负逻辑：,在二值逻辑中，如果用高电平表示逻辑“0”，低电平表示逻辑“1”，在这种规定下的逻辑关系称为负逻辑，如图所示。,3.1 概述,图3.1.1 正负逻辑示意图,同一逻辑电路采用不同的逻辑关系，其逻辑功能是完全不同的，如表正负逻辑对应的逻辑电路,由表中可以看出,正负逻辑式互为对偶式，即若给出一个正逻辑的逻辑式，则对偶式即为负逻辑的逻辑式，如正逻辑为或门，即Y=A+B

3、，对偶式为YDAB。正负逻辑的使用依个人的习惯，但同一系统中采用一种逻辑关系，本书采用正逻辑,3.1 概述,3.高低电平的实现,在数字电路中，输入输出都是二值逻辑，其高低电平用“0”和“1”表示。其高低电平的获得是通过开关电路来实现，如二极管或三极管电路组成。如图所示。,图3.1.2 高低电平实现原理电路,3.1 概述,其原理为：,当开关S断开时，输出电压voVcc，为高电平“1”；当开关闭合时，输出电压vo0，为低电平“0”；若开关由三极管构成，则控制三级管工作在截止和饱和状态，就相当开关S的断开和闭合。,图3.1.2高低电平实现原理电路,3.1 概述,单开关电路功耗较大，目前出现互补开关电

4、路（如CMOS门电路），即用一个管子代替图中的电阻，如图所示,互补开关电路的原理为,3.1 概述,开关S1和S2受同一输入信号vI的控制，而且导通和断开的状态相反。当S1闭合时，S2断开，输出为高电平“1”；相反当S1断开时，S2闭合，输出为高电平“0”。,互补开关电路由于两个开关总有一个是断开的，流过的电流为零，故电路的功耗非常低，因此在数字电路中得到广泛的应用,4.数字电路的概述,3.1 概述,（1）优点：,图3.1.1 正负逻辑示意图,在数字电路中由于采用高低电平，并且高低电平都有一个允许的范围，如图所示，故对元器件的精度和电源的稳定性的要求都比模拟电路要低，抗干扰能力也强。,(2)分类

5、：,3.1 概述,可分为分立元件逻辑门电路和集成逻辑门电路：分立元件逻辑门电路是由半导体器件、电阻和电容连接而成。集成逻辑门电路是将大量的分立元件通过特殊工艺集成在很小的半导体芯片上。,数字集成电路根据规模可分为,100/片,（1001000）/片,103 105/片,105 以上/片,按导电类型可分为,3.1 概述,数字集成电路的基本逻辑单元是集成逻辑门，因此本章先介绍CMOS和TTL数字集成逻辑门的结构、工作原理,3.2 半导体二极管门电路,半导体二极管的开关特性,1.稳态开关特性,图3.2.1 二极管的开关电路,图3.1.2高低电平实现原理电路,将图中的开关用二极管代替，则可得到图所示的

6、半导体二极管开关电路,对于图所示二极管开关电路，由于二极管具有单向导电性，故它可相当受外加电压控制的开关。,设vi的高电平为VIHVCC，vi的低电平为VIL0，且D为理想元件，即正向导通电阻为0，反向电阻无穷大，则稳态时当vIVIHVCC时，D截止，输出电压vDVOH VCC,将电路处于相对稳定状态下，晶体二极管所呈现的开关特性称为稳态开关特性,图3.2.1 二极管的开关电路,半导体二极管的开关特性,当vIVIL0时，D导通，输出电压vo VOL 0,图3.2.1 二极管的开关电路,即可以用输入电压vi的高低电平控制二极管的开关状态，并在输出端得到相应的高低电平,半导体二极管的开关特性,2.

7、二极管动态特性：,当电路处于动态状态，即二极管两端电压突然反向时，半导体二极管所呈现的开关特性称为动态开关特性（简称动态特性）,二极管的动态电流波形如图所示,半导体二极管的开关特性,图3.2.3 二极管动态电流波形,这是由于在输入电压转换状态的瞬间，二极管由反向截止到正向导通时，内电场的建立需要一定的时间，所以二极管电流的上升是缓慢的；当二极管由正向导通到反向截止时，二极管的电流迅速衰减并趋向饱和电流也需要一定的时间。由于时间很短，在示波器是无法看到的,在输入信号频率较低时，二极管的导通和截止的转换时间可以认为是瞬间完成的。但在输入信号频率较高时，此时间就不能忽略了。,半导体二极管的开关特性,

8、将二极管由截止转向导通所需的时间称为正向恢复时间（开通时间）ton；二极管由导通转向截止所需的时间称为反向恢复时间（关断时间）tre，两者统称为二极管的开关时间，一般ton tre,图3.2.3 二极管动态电流波形,tre,ton,3.2.2 二极管与门,简单的二极管与门电路如图所示,图3.2.4 二极管与门电路,设VCC5V，输入端A、B的高低电平为VIH3V，VIL0V，二极管的正向导通压降为 VDF0.7V，则：,当A、B中有一个是低电平0V时，至少有一个二极管导通，使得输出Y的电压为0.7V，为低电平；只有A、B中都加高电平3V时，两个二极管同时导通，使得输出Y为3.7V，为高电平。,

9、其输入输出及真值表如表和所示,3.2.2 二极管与门,其输出Y和输入A、B是与的关系，即,3.2.3 二极管或门,二极管或门电路如图所示,图3.2.5 二极管或门电路,设输入端A、B的高低电平为VIH3V，VIL0V，二极管的正向导通压降为VDF0.7V，则：,当A、B中有一个是低电平0V时，至少有一个二极管导通，使得输出Y的电压为0.7V，为低电平；只有A、B中都加高电平3V时，两个二极管同时导通，使得输出Y为3.7V，为高电平。,3.2.2 二极管或门,其输入输出及真值表如表和所示,其输出Y和输入A、B是与的关系，即,图3.2.5 二极管或门电路,二极管构成的门电路的缺点:,3.2.2 二

10、极管或门,1.电平有偏移:输出的高低电平数值与输入的高低电平数值相差一个二极管的压降，后级的二极管门电路电平偏移，甚至使得高电平下降到门限值以下,2.带负载能力差：由于这种二极管门电路的输出电阻比较低，故带负载能力差，输出电平会随负载的变化而变化。,只用于IC内部电路,3.3 CMOS门电路,CMOS逻辑门电路是在TTL器件之后，出现的应用比较广泛的数字逻辑器件，在功耗、抗干扰、带负载能力上优于TTl逻辑门，所以超大规模器件几乎都采用CMOS门电路，如存储器ROM、可编程逻辑器件PLD等,国产的CMOS器件有CC4000(国际CD4000/MC4000)、高速54HC/74HC系列（国际MC5

11、4HC/74HC),此外还有兼容型的74HCT和74BCT系列（BiCMOS）,先介绍74系列的反相器和逻辑门，再简单介绍其它系列的逻辑门,一、MOS管的类型和符号,a.增强型NMOS,符号如图所示,3.3.1 MOS管(绝缘栅）的开关特性,NMOS共源极接法电路如图（a）所示，输出特性如(b)所示,3.3.1 MOS管(绝缘栅）的开关特性,图3.3.2 NMOS管共源极接法电路及其输出特性,增强型NMOS共源极接法电路如图（a）所示，转移特性如(b)所示,3.3.1 MOS管(绝缘栅）的开关特性,开启电压,当vGS 109,VGS VGS(th)时,管子导通，iD V 2GS，RON1k,3

12、.3.1 MOS管(绝缘栅）的开关特性,b.增强型PMOS,符号如图所示,3.3.1 MOS管(绝缘栅）的开关特性,增强型PMOS共源极接法电路如图（a）所示，转移特性如(b)所示,3.3.1 MOS管(绝缘栅）的开关特性,当vGSVGS(th)，管子截止，iD=0,vGS VGS(th)时,管子导通，iD V 2GS,3.3.1 MOS管(绝缘栅）的开关特性,c.耗尽型NMOS,3.3.1 MOS管(绝缘栅）的开关特性,符号如图所示,耗尽型NMOS共源极接法电路如图（a）所示，转移特性如(b)所示,3.3.1 MOS管(绝缘栅）的开关特性,当vGS VGS(off)(负值），管子截止，iD=

13、0；vGS VGS(off)时,管子导通,d.耗尽型PMOS,3.3.1 MOS管(绝缘栅）的开关特性,符号如图所示,耗尽型PMOS共源极接法电路如图（a）所示，转移特性如(b)所示,3.3.1 MOS管(绝缘栅）的开关特性,当vGS VGS(off)(正值），管子截止，iD=0；vGS VGS(off)时,管子导通,3.3.2 CMOS反相器的电路结构和工作原理,一、CMOS反相器的电路结构及工作原理,图3.3.10 CMOS反相器电路,图为CMOS反相器的电路,其中T1为P沟道增强型MOS管，T2为N沟道增强型MOS管.它们构成互补对称电路,1.结构：,图3.3.10 CMOS反相器电路,

14、3.3.2 CMOS反相器的电路结构和工作原理,它们的开启电压分别为 VGS（th）P、VGS（th）N，且 VGS（th）PVGS（th）N，并设VDD|VGS（th)P|+VGS(th)N，,2.工作原理,当vIVIL0为低电平时，T2截止，T1管导通，输出电压为高电平，即,3.3.2 CMOS反相器的电路结构和工作原理,当vIVIHVDD为高电平时，T2导通，T1管截止，输出电压为低电平，即,图3.3.10 CMOS反相器电路,特点,1.无论 vI 是高电平还是低电平，T1和T2管总是一个导通一个截止的工作状态，称为互补，这种电路结构CMOS电路；,2.由于无论输入为低电平还是高电平，T

15、1和T2总是有一个截止的，其截止电阻很高，故流过T1和T2的静态电流很小，故其静态功耗很小。,3.3.2 CMOS反相器的电路结构和工作原理,二、电压传输特性和电流传输特性,反相器电压传输特性是输出电压vo和输入vI之间的关系曲线，如图所示。并设,3.3.2 CMOS反相器的电路结构和工作原理,图3.3.11 CMOS反相器的电压传输特性,1.电压传输特性,AB段：输入低电平,3.3.2 CMOS反相器的电路结构和工作原理,T1管导通，T2截止，输出电压为高电平，即,CD段：输入高电平,图3.3.11 CMOS反相器的电压传输特性,T1管截止，T2导通，输出电压为低电平，即,BC段：,3.3.

16、2 CMOS反相器的电路结构和工作原理,图3.3.11 CMOS反相器的电压传输特性,T1、T2同时导通，若T1、T2参数完全相同，则,2.电流传输特性,3.3.2 CMOS反相器的电路结构和工作原理,图3.3.12 CMOS反相器的电流传输特性,AB段：输入低电平,T1管导通，T2截止，输出漏极电流近似为零,电流传输特性是反相器的漏极电流随输入电压变化曲线，如图所示。也分成三段：,3.3.2 CMOS反相器的电路结构和工作原理,CD段：输入高电平,T1管截止，T2导通，输出漏极电流近似为零,图3.3.12 CMOS反相器的电流传输特性,BC段：,3.3.2 CMOS反相器的电路结构和工作原理

17、,图3.3.12 CMOS反相器的电流传输特性,T1、T2同时导通，有电流iD同时通过，且在 vIVDD/2附近处，漏极电流最大，故在使用输入电压不应长时间工作在这段，以防由于功耗过大而损坏。,三、输入端噪声容限,3.3.2 CMOS反相器的电路结构和工作原理,图3.3.11 CMOS反相器的电压传输特性,由图3.3.11 CMOS反相器的电压传输特性可知，在输入电压vI偏离正常低电平或高电平时，输出电压vo并不随之马上改变，允许输入电压有一定的变化范围。,输入端噪声容限：是指在保证输出高、低电平基本不变（不超过规定范围）时，允许输入信号高、低电平的波动范围,1.定义：,2.计算方法,3.3.

18、2 CMOS反相器的电路结构和工作原理,输入噪声容限分为输入高电平噪声容限VNH和输入低电平噪声容限VNL。图给出计算输入噪声容限的方法。,图3.3.13 CMOS反相器输入噪声容限示意图,由图中可知，如果是多个门电路相连时，前一级门电路的输出即为后一级门电路的输入,其中：,图3.3.13 CMOS反相器输入噪声容限示意图,3.3.2 CMOS反相器的电路结构和工作原理,VOH（min）输出高电平最小值,VOL（max）输出低电平最大值,VIH（min）输入高电平最小值,VIL（max）输入低电平最大值,则输入噪声容限为,图3.3.13 CMOS反相器输入噪声容限示意图,3.3.2 CMOS反

19、相器的电路结构和工作原理,输入噪声容限和电源电压VDD有关，当VDD增加时，电压传输特性右移，如图所示,3.3.2 CMOS反相器的电路结构和工作原理,图3.3.14 VDD对电压传输特性的影响,结论：可以通过提高VDD来提高噪声容限,3.3.3 CMOS 反相器的静态输入和输出特性,CMOS 反相器的静态（不考率输入输出延迟）输入和输出特性为输入端和输出端的伏安特性,一、输入特性,输入特性是从CMOS反相器输入端看其输入电压与电流的关系。,由于MOS管的栅极和衬底之间存在SiO2为介质的输入电容，而绝缘介质又很薄，非常容易被击穿，所以对由MOS管所组成的CMOS电路，必须采取保护措施。,图为

20、CMOS反相器的两种常用保护电路,3.3.3 CMOS 反相器的静态输入和输出特性,图3.3.15 CMOS反相器的两种常用保护电路,其中D1和D2，正向导通压降为VDF0.5V0.7V，反向击穿电压约为30V，D2为分布式二极管，可以通过较大的电流，RS的值一般在1.52.5K之间。C1和C2为T1和T2的栅极等效电容,在输入信号正常工作范围内，即0vI VDD，输入端保护电路不起作用。当vI VDD+VF时，D1导通，将栅极电位vG钳位在VDD+VF，而当vI-VF时，D2导通，将栅极电位vG钳位在VF，这样使得C1、C2不会超过允许值。,图3.3.15 CMOS反相器的两种常用保护电路,

21、3.3.3 CMOS 反相器的静态输入和输出特性,其输入特性如图所示,3.3.3 CMOS 反相器的静态输入和输出特性,图3.3.16 CMOS反相器的输入特性,D1、D2截止,3.3.3 CMOS 反相器的静态输入和输出特性,二、输出特性,输出特性为从反相器输出端看输出电压喝输出电流的关系，包括输出为低电平输出特性和输出为高电平输出特性,1.低电平输出特性,在输入为高电平，即 vIVIHVDD时，此时T1截止，T2导通，如图所示，电流从负载注入T2，输出电压VOL随电流增加而提高。,图3.3.17 输出为低电平时的电路,其特性曲线如图所示,3.3.3 CMOS 反相器的静态输入和输出特性,实

22、际上是T2管漏极电流iD和漏源电压vDS之间的关系,图3.3.18 输出为低电平时的输出特性,3.3.3 CMOS 反相器的静态输入和输出特性,2.高电平输出特性,在输入为低电平，即 vIVIL0时，此时T1导通，T2截止，如图所示，电流从T1管流出到负载，输出电压VOHVDDIOHRON1随电流增加而下降。,图3.3.18 输出为高电平时的电路,电流的实际方向与所设方向相反,其特性曲线如图所示,3.3.3 CMOS 反相器的静态输入和输出特性,图3.3.19 输出为高电平时的输出特性,高电平输出特性也和管子的输出特性有关，而且vGS越负，电压下降的越多,3.3.4 CMOS反相器的动态特性,

23、一、传输延迟时间tPHL和tPLH,前面的输入输出特性为静态特性，没有考虑电路转换状态时的延迟，动态特性要考虑传输延迟时间。,由于MOS管的寄生电容和负载电容的存在，使得输出电压的变化滞后输入电压的变化，将输出电压变化迟后输入电压变化的时间成为传输延迟时间。,tPHL输出由高电平跳变为低电平时的传输延迟时间,tPLH输出由低电平跳变为高电平时的传输延迟时间,tpd平均传输延迟时间，tpd（tPHL tPLH）/2,CMOS电路tPHL tPLH,图为CMOS非门的输出输入波形。,3.3.4 CMOS反相器的动态特性,图3.3.20 CMOS反相器的输入输出波形,tPHL输入电压前沿上升到幅值的

24、50与输出后沿下降到幅值的50之间的差值,tPLH输入电压后沿下降到幅值的50与输出前沿上升到幅值的50之间的差值,二、交流噪声容限,3.3.4 CMOS反相器的动态特性,图3.3.20 交流噪声容限在不同VDD时交流噪声容限与噪声电压作用时间的关系,它反映CMOS反相器的动态抗干扰能力。其中tw 是脉冲宽度。,交流噪声容限是在窄脉冲作用下，输入电压允许变化的范围，图是输入为不同宽度窄脉冲时CMOS反相器的交流噪声容限曲线。即,VNA=f（tw）,由于电路中存在着开关时间和分布电容的充放电过程，因而门电路输出状态的改变，直接与输入脉冲信号的幅度和宽度有关，当输入脉冲信号的宽度接近于门电路传输延

25、迟时间的情况下，则需要较大的输入脉冲幅度才能使电路的输出发生变化。也就是说门电路对窄脉冲的噪声容限要高于直流噪声容限。,三、动态功耗,3.3.4 CMOS反相器的动态特性,当CMOS反相器从一种稳定工作状态突然转变到另一种稳定状态过程中，将产生附加的功耗，称为动态功耗。它包括对负载电容充放电的功耗PC和在 两个管子同时导通时的功耗PT。,其中：CL负载电容 f输入信号的频率 VDD漏极电源电压,电容充放电的功耗为,两个管子同时导通时的功耗PT为,3.3.4 CMOS反相器的动态特性,其中：CPD功耗电容，厂家给出,总的动态功耗为,3.3.4 CMOS反相器的动态特性,CMOS反相器的总功耗静态

26、功耗和动态功耗之和，即,其中：PS静态功耗，由于稳定时无论输入是高电平还是低电平，总有一个管子是截止的，故静态功耗很小，故在计算总功耗时，一般只计算动态功耗。,3.3.5 其他类型的CMOS逻辑门,1.CMOS与非门,如图所示，T1、T3为两个串联的PMOS，T2、T4为两个并联的NMOS,*A、B有一个为“0”时，T2、T4至少有一个截止，T1、T3至少有一个导通，故输出为高电平，Y1,图3.3.21 CMOS与非门,一、其他逻辑功能的CMOS门电路,故：,*A、B同时为“1”时，T2、T4同时导通，T1、T3同时截止，故输出为高电平，Y1,图3.3.21 CMOS与非门,3.3.5 其他类

27、型的CMOS逻辑门,如图所示，T1、T3为两个并联的PMOS，T2、T4为两个串联的NMOS,2.或非门：,A、B有一个为“1”时，T2、T4至少有一个导通，T1、T3至少有一个截止，故输出为低电平，Y0,A、B同时为“0”时，T2、T4同时截止，T1、T3同时导通故输出为高电平，Y1,故：,其他类型的CMOS逻辑门,图3.3.22 CMOS或非门,3.带缓冲级的CMOS门电路,其他类型的CMOS逻辑门,上面电路存在的问题：（以与非门为例）,输出电阻RO受输入状态的影响；,输出的高低电平受输入端数目的影响,其他类型的CMOS逻辑门,输入端数目愈多，输出为低电平时串联的导通电阻越多，低电平VOL

28、越高；输出为高电平时，并联电阻也多，输出高电平VOH也提高,输入状态不同对电压传输特性有影响，使T2、T4达到开启电压时，输入电压vI不同,改进电路均采用带缓冲级的结构，如图为带缓冲级的CMOS与非门电路,3.3.5 其他类型的CMOS逻辑门,图3.3.23 带缓冲级的与非门,输出为,3.3.5 其他类型的CMOS逻辑门,图3.3.23 带缓冲级的与非门,带缓冲级的CMOS门电路其输出电阻、输出高低电平均不受输入端状态的影响，电压传输特性更陡。,二、漏极开路输出的门电路（OD门）,3.3.5 其他类型的CMOS逻辑门,为了满足输出电平的变换，输出大负载电流，以及实现“线与”功能，将CMOS门电

29、路的输出级做成漏极开路的形式，称为漏极开路输出的门电路，简称OD（OpenDrain Output）门,图为OD输出与非门74HC03电路结构图，其与非门和非门都是CMOS逻辑门，输出管为漏极开路的NMOS门,1.结构和符号,图所示为OD门的逻辑符号,3.3.5 其他类型的CMOS逻辑门,图3.3.2 OD门的逻辑符号,2.工作原理,在使用OD门时，一定要将输出端通过电阻（叫做上拉电阻）接到电源上，如图所示,OD门,当A、B有一个为低电平，则TN 截止，输出voVDD2，为高电平；当A、B同时为高电平，则TN 导通，输出vo0，为低电平。故输出输入的逻辑关系为,3.3.5 其他类型的CMOS逻

30、辑门,由此可见，输出高电平可以改变，故可作电平转换,3.“线与”的实现,普通的CMOS逻辑门输出端不能并联使用，但OD门可以将输出端直接相接，即实现线与逻辑，其电路如图所示,图3.3.27 线与逻辑电路的接法,3.3.5 其他类型的CMOS逻辑门,其工作原理为：,3.3.5 其他类型的CMOS逻辑门,图3.3.27 线与逻辑电路的接法,当Y1、Y2有一个为低电平时，则为低电平；只有Y1、Y2同时为高电平，两个输出管同时截止，输出为高电平，Y和Y1、Y2为与的关系,输出端逻辑式为,3.3.5 其他类型的CMOS逻辑门,故OD门的线与实现了与或非的逻辑功能。,4.上拉电阻RL的计算,在使用OD门做

31、线与时，一定外接上拉电阻RL。但RL的大小会影响驱动门输出电平的大小。RL上的压降不能太大，否则高电平会低于标准值；RL上的压降不能太大，否则高电平会低于标准值；RL上的压降不能太小，否则低电平会高于标准值。故R L的 取值要合适。,4.上拉电阻RL的计算,设有n 个OD门的输出端并联使用，负载为CMOS与非门的输入端，电路如图所示,3.3.5 其他类型的CMOS逻辑门,OD门输出为高电平,当所有的OD门输出管截止输出为高电平时，其电流的方向如图所示,若OD门输出管输出管截止时的漏电流为IOH，负载门高输入为电平时的输入电流为IIH，n为并联OD门（驱动门）的个数，m为负载门输入高电平电流的个

32、数，则有,3.3.5 其他类型的CMOS逻辑门,OD门输出高电平最小值,OD门输出为低电平,当只有一个OD门输出管导通时，其电流的实际流向如图所示。其中IIL是每个负载门低电平输入电流的绝对值；IOLmax是OD门最大允许的负载电流。，则,3.3.5 其他类型的CMOS逻辑门,OD门输出低电平最大值,5.OD门的特点：,6.OD门的应用,3.3.5 其他类型的CMOS逻辑门,通过改变VDD2的值，来改变输出高电平VOH的大小；,OD门的输出管设计尺寸较大，可以承受很大的电流和电压，故可以直接驱动小型继电器。,实现与或非逻辑,电平转换,由于OD门的高电平可以通过外加电源改变，故它可作为电平转换电

33、路。一般CMOS与非门的电平0 12V，而TTL门为0 3.6V。若需要将逻辑电平为的逻辑电平，只要将负载电阻接到5V电源即可，其电路如图所示,3.3.5 其他类型的CMOS逻辑门,实现数据采集,如图所示,可实现母线（总线）的数据的接收和传送,3.3.5 其他类型的CMOS逻辑门,可利用选通信号SA SC来实现对不同通道数据的采集，并输送到母线上。接收时，利用选通信号SD SG来实现数据从不同通道输出。,例试为图电路中的外接电阻RL选定合适的阻值。已知G1、G2为OD与非门74HC03，输出管截止时的漏电流为IOHmax5A，输出管导通时允许的最大负载电流为IOLmax5.2mA。G3、G4和

34、G5均为74HC00系列与非门，它们的低电平输入电流和高电平输入电流为1A。，要求OD门的高电平VOH4.4V，低电平VOL0.33V.,3.3.5 其他类型的CMOS逻辑门,解：驱动管输出为高电平时,3.3.5 其他类型的CMOS逻辑门,驱动管输出为高电平时,则可取RL10k,图为CMOS传输门的电路图及逻辑符号。,三、CMOS传输门,3.3.5 其他类型的CMOS逻辑门,其中T1为NMOS管，T2为PMOS管，C和C为一对互补控制信号,1.电路结构及逻辑符号,2.工作原理,3.3.5 其他类型的CMOS逻辑门,若CMOS传输门的一端接输入电压vI，另一端接负载电阻RL，如图所示。,图3.3

35、.34 传输门的工作电路,设RL RON，VIH VDD，VIL0。C的高低电平为VDD和0，则,（1）C0，C1,只要vI在0 VDD之间变化，T1和T2同时截止，输入和输出为高阻态，传输门截止，输出vo0,3.3.5 其他类型的CMOS逻辑门,（2）C1，C0,在vI 在0 VDD时，若 0 vI VDD-VGS(th)N，T1管导通，T2管截止，如图所示，输出为vovI；若|VGS(th)P|vI VDD，T1管截止，T2管导通，输出为vovI,3.特点,a.由于T1和T2管的结构对称，即漏源可以互换，故CMOS传输门输入双向器件，其输出端和输入端也可以互换使用；,b.利用CMOS传输门

36、和CMOS反相器可以组成各种复杂的逻辑电路，如一些组合逻辑电路，象数据选择器、寄存器、计数器等。,c.利用CMOS传输门可以组成双向模拟开关，用来传输连续变化的模拟电压信号，这一点是其它一般逻辑门无法实现的。,3.3.5 其他类型的CMOS逻辑门,CMOS双向模拟开关电路是由CMOS传输门和反相器组成，如图所示。和CMOS传输门一样，它也是属于双向器件。,其工作原理为：当C1,开关闭合，vo vI；当C0,开关断开，输出高阻态。,图3.3.36 CMOS双向模拟开关的电路及符号,3.3.5 其他类型的CMOS逻辑门,当C1时，开关接通，输出电压为,当C0时，开关截止，则,在图所示电路中，CMO

37、S双向模拟开关接在输出端的电阻为RL，双向模拟开关的导通电阻为RTG,3.3.5 其他类型的CMOS逻辑门,其中KTG为输出电压和输入电压的比值，称为电压传输系数，即,3.3.5 其他类型的CMOS逻辑门,注：,a.为了得到尽量大且稳定的电压传输系数，应使RLRTG.,b.由于MOS管的导通内阻是栅源电压vGS的函数，而vGS 又和输入电压有关，故RTG和输入电压有关。为了减小RTG的变化，通常在电路上做了改进，尽量降低RTG。,四、三态输出的CMOS门电路,3.3.5 其他类型的CMOS逻辑门,其电路如图所示，这是三态反相器，也称为输出缓冲器，输出的状态不仅有高电平、低电平，还有第三态高阻态

38、,图3.3.38 CMOS三态门的电路及符号,其工作原理为,3.3.5 其他类型的CMOS逻辑门,其中EN 为使能端，且低电平有效，即EN 0，YA,低电平有效,CMOS三态门形式有多种，它也可以在CMOS反相器基础上加控制电路构成，,当EN0时，T1、T4导通，输出为Y A,图为另一种CMOS三态非门，使能端（控制端）也是低电平有效,3.3.5 其他类型的CMOS逻辑门,当EN1时，T1、T4截止，输出为Y Z（高阻态）,图所示电路也是一种CMOS三态非门,3.3.5 其他类型的CMOS逻辑门,当EN1时，T2导通，Y A；当EN0时，T2、T1截止，输出为Y Z（高阻态）。这种三态门使能端

39、是高电平有效。,例3.3.2 CMOS门电路如图所示，试分析电路的逻辑功能,解：当C0时，C 1，传输门为高阻态，故输出YZ,故这是由CMOS或非门和CMOS传输门构成的三态或非门,传输门,3.3.5 其他类型的CMOS逻辑门,当C1时，C 0，传输门为开启，输出Y（AB）,解：（a）YA,例3.3.3 由CMOS传输门构成的电路如图（a）、（b）、（c）所示，试写出各电路的输出函数的表达式。,3.3.5 其他类型的CMOS逻辑门,(b)输出、输入真值表为,输出逻辑式为,3.3.5 其他类型的CMOS逻辑门,其输出逻辑式为,注：为了避免传输门关闭时出现高阻态，可以在输出端通过大电阻接地；也可以

40、输出端通过电阻接电源。这样输出端均会有确定的值。,(C)其输出输入真值表为,3.3.5 其他类型的CMOS逻辑门,例3.3.4 电路如图所示。试分析其逻辑功能,解：当EN1时，传输门截止，输出为YZ（高阻态）当EN0时，传输门开启，CMOS反相器的输出通过传输门到达输出，使得YA，故为三态输出的反相器。,3.3.5 其他类型的CMOS逻辑门,a.总线结构,这样只要分时控制各三态门的E（E）端，就能把各个门的数据输入信号按要求依次送到总线，进行数据传输。但注意使能端不能同时为“1”,三态门的应用,它可以实现线与的功能，即输出端可以并联。如图所示,3.3.5 其他类型的CMOS逻辑门,电路如图所示

41、，则,b.数据的双向传输,3.3.5 其他类型的CMOS逻辑门,当EN1时，三态门G1输出为Do，G2输出为高阻态；当EN0时，三态门G1输出为高阻态，G2输出为D1 Do,3.3.6 CMOS电路的正确使用（自学）,3.4*其他类型的MOS集成电路（自学）,一、双极型三极管的结构（自学）,三极管开关电路如图所示,3.5.1 双极型三极管的开关特性,3.5 TTL门电路,二、双极型三极管的输入特性和输出特性（自学）,三、双极型三极管的基本开关电路,图3.5.1 晶体三极管开关电路,三极管替代开关,稳态时若合理选择电路的参数，即,当vI=VIH，为高电平时，使得iBIBS=VCC/RC，三极管处

42、于饱和导通状态，输出vo VOL Vces0,为低电平；,3.5.1 双极型三极管的开关特性,当vI=VILVON(死区电压），为低电平时，使得三极管处于截止状态，输出vo VOHVCC,为高电平,其中：,硅管为0.3V,锗管为0.1V,很小，为几十欧姆,例3.5.1 电路如图所示，已知 VIH=5V，VIL=0V，=20，VCE(sat)=0.1V，试计算参数设计是否合理,3.5.1 双极型三极管的开关特性,解：基极对地电路如图所示,图3.5.3,利用戴维南定理等效成电压源的形式如图所示,图3.5.3,3.5.1 双极型三极管的开关特性,图3.5.4,其中：,等效电路如图所示，则当VIH=5

43、V时：,3.5.1 双极型三极管的开关特性,故三极管T导通，其基极电流为,管子的临界饱和时的基极电流为,由于,3.5.1 双极型三极管的开关特性,故管子处于饱和状态，其输出为,当VIH=0V时，其,三极管T处于截止状态，则,因此参数设计合理,三极管开关状态下的等效电路如图所示,3.5.1 双极型三极管的开关特性,四、双极型三极管的开关等效电路,当三极管截止时，发射结反偏，iC0，相当开关断开；当三极管饱和时，发射结正偏，vCEVCE（sat）0，相当开关闭合。,阻值很小，忽略,五、双极型三极管的动态开关特性,在动态情况下，三极管在截止和饱和导通两种状态迅速转换时，三极管内部电荷的建立与消失都需

44、要一定的时间，故集电极电流的变化要滞后于输入电压的变化。,3.5.1 双极型三极管的开关特性,即在开关电路中，输出电压的变化滞后于输入电压的变化，如图所示。,图3.5.7,六、三极管反相器,3.5.1 双极型三极管的开关特性,三极管反相器就是三极管的开关电路，如图所示,图3.5.8 三极管反相器,只要参数选择合理，即当vI=VIL时，T截止，输出vO=VOH为高电平；当vI=VIH时，T饱和导通，输出vO=VOL为低电平，则YA,3.5.2 TTL反相器的电路结构和工作原理,TTLTransistor-Transistor Logic(三极管三极管逻辑），TTL逻辑门就是由双极型晶体三极管构成

45、的逻辑门电路。,TTL逻辑器件分成54系列和74系列两大类，其电路结构、逻辑功能和电气参数完全相同。不同的是54系列工作环境温度、电源工作范围比74系列的宽。74系列工作环境温度为00C 700C,电源电压工作范围为5V5%；而54系列工作环境温度为550C+1250C,电源电压工作范围为5V10%.,54系列和74系列按工作速度和功耗可分成下面4个系列：,(a)标准通用系列：,国产型号为CT54/74系列，与国际上SN54/74系列相当，部标型号为T1000系列,国产型号为CT54H/74H系列，与国际上SN54H/74H系列相当，部标型号为T2000系列,(c)肖特基系列：,国产型号为CT

46、54S/74S系列，与国际上SN54S/74S系列相当，部标型号为T3000系列,(d)低功耗肖特基系列：,国产型号为CT54LS/74LS系列，与国际上SN54LS/74LS系列相当，部标型号为T4000系列,(b)高速系列：,3.5.2 TTL反相器的电路结构和工作原理,不同系列的同一种逻辑门，结构上略有差异，目的是为了提高逻辑门的工作速度，降低功耗，如为了改进74系列的工作速度，则采用达林顿管（74H系列）、肖特基管（74S系列）；为了降低功耗，采用小电阻。但这些差异不影响电路功能的分析。,一、电路结构,3.5.2 TTL反相器的电路结构和工作原理,其电路如图所示，它是由T1、R1和D1

47、组成输入级、由 T2、R2和R3组成倒相级、由T4、T5、R4、D2组成推拉式输出级构成的。,图3.5.9 TTL反相器的电路,设：VCC5V，VIH3.4V VIH3.4V，PN结的导通压降为 VON0.7V,当vIVIL0.2V时,3.5.2 TTL反相器的电路结构和工作原理,T1导通,T2截止,D2导通,voVOHVCC IC2R22VON 3.4V,输出为高电平,当vIVIH3.4V时,3.5.2 TTL反相器的电路结构和工作原理,T1截止,T2导通,D2截止,voVOLVCE（sat）0.2V,输出为低电平,则输出和输入的逻辑关系为,特点：,3.5.2 TTL反相器的电路结构和工作原

48、理,T1处于“倒置”状态，其电流放大系数远远小于1,.推拉式输出结构,由T4和T5构成TTL反相器推拉式输出，在输出为高电平时，T4导通，T5截止；在输出为低电平时，T4截止，T5导通。,由于T4和T5总有一个导通，一个截止，这样就降低输出级的功耗，提高带负载能力。,当输出为高电平时，其输出阻抗低，具有很强的带负载能力，可提供5mA的输出电流,3.5.2 TTL反相器的电路结构和工作原理,当输出为低电平时。其输出阻抗小于100,可灌入电流14mA，也有较强的驱动能力。,二极管D1是输入级的钳位二极管，作用：a.抑制负脉冲干扰；b.保护T1发射极，防止输入为负电压时，电流过大，它可允许最大电流为

49、20mA。,二、电压传输特性,3.5.2 TTL反相器的电路结构和工作原理,TTL反相器输出电压随输入电压变化的曲线，称为电压传输特性，如图所示,图3.5.10 TTL反相器的电 压传输特性,a.AB段：,图3.5.10 TTL反相器的电 压传输特性,3.5.2 TTL反相器的电路结构和工作原理,b.BC段：,图3.5.10 TTL反相器的电 压传输特性,3.5.2 TTL反相器的电路结构和工作原理,c.CD段：,图3.5.10 TTL反相器的电 压传输特性,3.5.2 TTL反相器的电路结构和工作原理,d.DE段：,图3.5.10 TTL反相器的电 压传输特性,3.5.2 TTL反相器的电路

50、结构和工作原理,三、输入噪声容限,3.5.2 TTL反相器的电路结构和工作原理,从电压传输特性看，当输入电压vI偏离正常低电平（0.2V）升高，在一定范围内，输出高电平并不立刻改变。同样当输入电压偏离正常高电平（3.4V）降低，在一定范围内，输出低电平并不立刻改变,图3.5.10 TTL反相器的电 压传输特性,在保证输出高、低电平基本不变（或者说变化大小不超出允许范围）的条件下，输入电平的允许波动的范围称为输入端抗干扰容限（噪声容限）。分为输入为高电平噪声容限VNH和输入为低电平噪声容限VNL。,计算方法与CMOS电路一样，如图所示，其输入高电平噪声容限VNH和输入低电平噪声容限VNL的计算方