微系统封装基础.ppt

《微系统封装基础.ppt》由会员分享，可在线阅读，更多相关《微系统封装基础.ppt（101页珍藏版）》请在三一办公上搜索。

1、封装的趋势（1）微型化（2）集成化（3）I/O接口数不断增加（4）成本降低（包括制造、测试、返修）（5）可靠性好（电性能、热性能以及寿命）,第3章 新型封装技术,焊球阵列(BGA)封装(Ball Grid Array)芯片尺寸封装(CSP:Chip Scale Package)圆片级封装(WLP:Wafer Level Package)多芯片模块（MCM:Mulit-chip Module)3维封装(3D Package)系统级封装(SIP：System In Package)SOP:System On Package,新技术,3D ICs without 3D Systems Creates

2、 Gap,Component Density or,Source:IBM,Intel,108,107,105,104,103,102,10,1971,1980,1995,2020,106,System Integration Law,1990,Transistors/cm3,3.1 焊球阵列封装（BGA:ball grid array）,定义 I/O端是焊料球（Solder ball），并呈阵列排列。即采用多功能、焊球阵列技术取代了传统的引线框式.,种类 按基材不同分：塑料BGA(PBGA)，陶瓷BGA（CBGA）、带式BGA（TBGA）、金属BGA（MBGA）,特点 能安排更多的I/O，且可

3、用于MCM（多芯片模块)，I/O端子数已经超过2600,QFP,BGA,QFP(Plastic Quad Flat Package)，引脚间距小，操作人员和设备的要求提高，精细技术的代价高,(1.0mm、0.8mm、0.65mm(304)、0.5mm、0.4mm、0.3mm 多个规格),电子器件工程联合会（JEDEC）制定的BGA物理标准中，规定BGA的球形引脚间距为：1.5mm;1.27mm和1.0mm,技术关键,焊球端子底面的高度偏差原因：基板翘曲225球、1.5mm BGA 偏差130um,在线检测困难不能目检探针检查难于实现一般采用断层X射线跟踪检测工艺,CBGA焊点结构图,由于BGA

4、的引脚以阵列形式焊于PCB上，返修时难度较大。,1、PBGA,结构示意图,BT树脂,PBGA封装，它采用BT树脂玻璃层压板作为基板，以塑料环氧模塑混合物作为密封材料，焊球为共晶焊料63Sn37Pb或准共晶焊料62Sn36Pb2Ag,1、PBGA结构中的BT树脂玻璃层压板的热膨胀系数CTE约为14ppm，PCB板的约为17ppm，两种材料的CTE比较接近，因而热匹配性好。,PBGA封装的优缺点,2 在回流焊过程中可利用焊球的自对准作用，即熔融焊球的表面张力来达到焊球与焊盘的对准要求。,3 成本低。,4 电性能良好。,缺点：对湿气敏感，不适用于有气密性要求和可靠性要求高的器件的封装。,优点：,2、

5、CBGA,它的基板是多层陶瓷，金属盖板用密封焊料焊接在基板上，用以保护芯片、引线及焊盘。封装体尺寸为10-35mm，标准的焊球节距为1.5mm、1.27mm、1.0mm。,焊球材料为高温共晶焊料10Sn90Pb，焊球和封装体的连接需使用低温共晶焊料63Sn37Pb。（IBM）,CCGA,CBGA 的扩展,CBGA封装的优缺点,1 气密性好，抗湿气性能高，因而封装组件的长期可靠性高。2 与PBGA器件相比，电绝缘特性更好。3 与PBGA器件相比，封装密度更高。4 散热性能优于PBGA结构。,优点：,缺点：,1 由于陶瓷基板和PCB板的热膨胀系数 CTE 相差较大 A1203陶瓷基板的CTE约为7

6、ppm，PCB板的CTE约为17ppm，因此热匹配性差，焊点疲劳是其主要的失效形式。2 与PBGA器件相比，封装成本高。,3、TBGA,TBGA的载体为铜聚酰亚胺铜的双金属层带(载带)。载体上表面分布的铜导线起传输作用，下表面的铜层作地线。硅片与载体实现互连后，将硅片包封起到保护作用。载体上的过孔实现上下表面的导通，利用类似金属丝压焊技术在过孔焊盘上形成焊球阵列。焊球间距有1.0mm、1.27mm、1.5mm几种。,TBGA封装的优缺点,1 对湿气敏感;2 不同材料的多级组合对可靠性产生不利的影响。,优点：,缺点：,1 封装轻、小;2 电性能良;3 组装过程中热匹配性好;4 散热性能优于PBG

7、A结构。,定义 封装后的IC尺寸边长不大于芯片的1.2倍，IC面积只比裸片（Die）大不超过1.4倍。,种类 按设计、材料、应用的不同分：引线框架型（lead frame）、柔型基板型（Flex）、硬质基板型（rigid）、圆片级型（WL）和叠层CSP。,特点 1.满足了芯片I/O引脚不断增加的需要。2.芯片面积与封装面积之间的比值很小。3.极大地缩短延迟时间。,3.2 芯片尺寸封装（CSP:chip scale package）,CSP基本结构图,互连层是通过载带自动焊接（T A B）、引线键合（W B）、倒装芯片（FC）等方法来实现芯片与焊球（或凸点、焊柱）之间内部连接的，是CSP 封装的

8、关键组成部分,1.引线框架型（lead frame）,底部引线塑料封装(BLP),代表厂商有富士通、日立、Rohm、高士达（Goldstar）等等,引线框通常是金属制的,外层的互连已做在引线框上。,2.柔性基板CSP,最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表厂商包括通用电气（GE）和NEC。,该类CSP 采用P I 或与TAB 工艺中相似的带状材料作垫片,内层互连采用TAB、FC 或WB。,3.刚性基板CSP,代表厂商有摩托罗拉、索尼、东芝、松下等等,利用基板的刚性将在芯片四周分布的很窄节距焊盘再分布成PCB板上较宽节距的面阵列焊盘,该类

9、CSP 是用树脂和陶瓷材料作垫片,内层互连方式也有FC 和WB 两种。,该类CSP 是在晶圆阶段,利用芯片间较宽的划片槽,在其中构造周边互连,随后用玻璃、硅、树脂、陶瓷等材料包封而完成的,4.圆片级CSP（WLCSP）,投入研发的厂商包括FCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。,前面几类CSP：,分割IC芯片,引键合线,模塑,焊凸点高度在0.25 mm-0.4mm凸点节距最小为0.4mm包括凸点在内整个厚度小于1.0mm,(1)如何解决与CSP 相匹配的细间距高密度布线基片问题;(2)焊接技术,也就是焊接过程中工艺匹配的问题。(3)不容忽视的还有包封技术。,5.CSP 芯片制

10、作技术的关键,开发引线键合产品需要开发的封装技术,(a)短引线键合技术在基片封装中,封装基片比芯片尺寸稍大,置于引线框架中,引线框架的键合焊盘伸到了芯片上面,在键合时,键合线都很短,而且弧线很低。而在键合引线很短时,键合引线的弧线控制很困难。,常规,CSP,塑封料在注塑成形时呈熔融状态，是有黏度的运动流体，因此具有一定的冲力。冲力作用在金丝上，使金丝产生偏移，极端情况下金丝冲断，就是所谓的冲丝。,(b)包封技术在引线键合的包封中,不仅要解决倒装片包封中的有关技术问题,还要解决包封的冲丝问题。(c)焊球安装技术。,开发TAB键合产品需要开发的封装技术,(a)TAB键合技术。(b)包封技术。(c)

11、焊球安装技术。,开发倒装片键合CSP产品需要开发的封装技术,（a）二次布线技术二次布线,就是把的周边焊盘再分布成间距为微米左右的阵列焊盘。在对芯片焊盘进行再分布时,同时也形成了再分布焊盘的电镀通道。(b)凸点形成电镀金凸点或焊料凸点技术。在再分布的芯片焊盘上形成凸点。(c)包封技术。包封时,由于包封的材料厚度薄,空洞、裂纹的存在会更严重的影响电路的可靠性(d)焊球安装技术。,开发圆片级产品需要开发的新技术,(a)二次布线技术。(b)焊球制作技术。(c)包封技术。(d)圆片级测试和筛选技术。(e)圆片划片技术。,利用在圆片上的金属层将在芯片四周分布的很窄的节距焊盘再分布成PCB板上较宽节距的面阵

12、列焊盘,CSP产品的封装基片,在CSP产品的封装中,需要使用高密度多层布线的柔性基片、层压树脂基片、陶瓷基片。这些基片的制造难度相当大。,为了保证产品的长期可靠性,在选择材料或开发新材料时,还要考虑到这些材料的热膨胀系数应与硅片的相匹配。,包封材料,由于产品的尺寸小,在产品中,包封材料在各处的厚度都小。为了避免在恶劣环境下失效,包封材料的气密性或与被包封的各种材料的粘附性必须良好有好的抗潮气穿透能力,与硅片的热膨胀匹配以及一些其它的相关性能。,组装产品的印制板问题,主要困难在于布线的线条窄,间距窄,还要制作一定数量的通孔,表面的平整性要求也较高。在选择材料时还要考虑到热膨胀性能。,6.C S

13、P 封装技术展望,（1）标准化（2）可靠性（3）成本,采用引线键合的柔性垫片CSP 对由低到高的引脚数都适用,并且由于其低廉的价格,应用也最广。引线框架CSP 主要用于低引脚数的场合,刚性垫片CSP 用于中引脚数的场合随着IC 向高密度、高速度方向发展,未来器件对针脚数的要求会越来越高。预计到2000 年,储存器、高频器件和逻辑器件将分别要求250、800 和1000 个I/O。模塑型CSP 可以达到这么高的引脚数,它的芯片互连与测试都是在圆片上完成的,之后再切片,进行倒装芯片组装.,3.3 圆片级封装（WLP：wafer level package）,加工工艺,测试,系统组装,3.4 多芯片

14、模块/组件（MCM：mulit-chip module）,定义将2个以上的大规模集成电路裸芯片和其它微型元器件互连组装在同一块高密度多层基板上并封装在同一管壳内构成功能齐全质量可靠的电子组件,MCM基板与芯片之间的互连方式,（c）旨在高速度、高性能、高可靠和多功能，而不象一般混合IC技术以缩小体积重量为主。,（b）MCM采用多块裸芯片与多层布线基板并实现高密度互连。,与传统的混合IC主要区别,（a）MCM组装的是VLSI、ULSI、ASIC裸片而不是MSI等中小规模的集成电路。,典型类型,根据基板类型分为：,MCM-L型,MCM-C型,MCM-D型,MCM-Si型,MCM-D/C,1.MCM-

15、L（Layered）型,层压介质高密度印刷板模块。采用叠层结构的印刷电路板作为互连衬底。,特点：因有机基板介电常数小允许较大的特征尺寸对微波应用有利；由于叠层式特点用MMCML易于实现多种封装结构；MCML基板比共烧陶瓷有较好的尺寸控制（烧制时的收缩）三种MCM中成本是最低,关键技术：是要解决多层基板有线金属与隔离介质界面的效应和互连通孔的技术,2.MCM-C（Ceramic）型,基板材料是多层陶瓷，采用丝网印刷的方法将金属导体印在瓷片上实现电气互连然后经过层压排胶烧结等工艺做出散热性能好机械强度高的多层共烧陶瓷基板。,其布线间距可达200um,层数可达30层以上,低温共烧陶瓷（LTCC）基板

16、（MCM-C）加工流程,3.MCM-D(Deposited thin films)型,在聚合物或介质材料薄膜上淀积金属导线图形,MCM-D是三种基本类型中成本最高的一种主要是因为其布线采用了与芯片制造相似的工艺利用光刻技术制作有线，虽然布线层数最少，因其线条细、间距小、布线度也最高，适用于高频高速电路中。,多层薄膜聚酰亚胺基板（MCM-D）加工流程,混合型的MCM-D/C即共烧陶瓷上淀积薄膜型,MCM-Si即在Si衬底上使用二氧化硅介质,三维(3D)MCM,3.其他类型的MCM,各类MCM特性比较,种类 叠层型3D;埋置型3D;有源基板型3D。,定义 在垂直于芯片表面的方向上堆叠,互连两片以上

17、裸片或器件的封装.,PCB板和封装转接板的布线限制，规定0.50或0.40毫米是CSP封装最小的实用间距，这使得在X和Y方向上提高封装密度非常困难。,3.5 三维立体封装(3D),特点 体积小,电性能稳定(信号传输延迟时间减小、低躁声、低功耗）,多功能性、高可靠性和低成本性。,*3D封装内的多个裸片仅需要一个基板，同时由于裸片间大量的互连是在封装内进行，互连线的长度大大减小，提高了器件的电性能。,实现叠层型3D封装的两种方法：,封装内的裸片堆叠 封装内的封装堆叠或称封装堆叠,1.叠层型3D封装,以錫球型态接合的叠层3D封裝,因为裸片堆叠CSP在开发Z方向空间（即高度）的同时还保持了其X和Y方向

18、上的元件大小（厚度即使增加也是非常小），这种封装已经被很多手机应用所接受。裸片堆叠CSP封装的主要缺点是，如果堆叠中的一层集成电路出现问题，所有堆叠的裸片都将失效。,封装堆叠使得能够堆叠来自不同供应商和混合集成电路技术的裸片，也允许在堆叠之前进行预烧和检测。,裸片堆叠和封装堆叠比较,关键技术,1.芯片厚度的控制:晶圆的减薄,背面研磨到100微米以下.在晶片背面机械研磨过程中，硅晶粒形变很容易导致应力。引发裸片破裂、扭曲。CMP，湿刻蚀和等离子刻蚀,50,极限10-20,(a)支架型针脚焊,(b)金楔焊,(c)极低环路焊接,2.引线焊接技术:线焊技术是决定封装堆叠模盖最小高度和S-CSP裸片堆叠

19、高度的一个关键因素。,3.裸片堆叠技术,4.薄模成型技术:为了能够堆叠封装，底部封装模盖的厚度必须小于顶部堆叠封装焊接球支架的高度。对于球间距为0.5-0.8毫米的CSP，紧凑型产品中已经广泛采用0.2-0.4毫米的球支架高度,在各类基板内或多层布线介质层中“埋置”R、C或IC等元器件，最上层再贴装SMC/SMD来实现立体封装。,2.埋置型3D,Si圆片规模集成(WLS)后的有源基板上再实行多层布线,最上层再贴装SMC/SMD。,3.有源基板型3D,高导热,(1)复合基板材料，由热固性树脂及无机填料构成。,（2）电子元器件的埋入技术,(3)内部互连技术，一般是通过导电浆料填入导通孔来实现层间电

20、气互连。,关键技术,结构示意图,4.可靠性问题,局部过热，烧毁。,温度分布不均匀，差异过大，影响信号传输,材料热膨胀系数不匹配引起热应力，产生翘曲、裂纹,4.可靠性问题,叠层封装：三维热场分析,存在热耦合，热场分布与单热源不同,分析要点：,一、使用低热阻的基板;二、使用强风冷或液冷却剂为3D器件降温;三、在叠层元件之间使用导热通孔将内部的热量散至表面。,3DMCM器件散热的处理方法有三种:,在实际的应用中,根据不同散热的情况可以选择一种或几种方案。,3.6 系统级封装(SiP),System-in-Package,产品尺寸的小型化缩短上市时间降低了母板的复杂程度某些性能得以提高降低整个系统的成

21、本可以分别优化各个IC芯片的加工工艺，最充分地发挥各个芯片的性能特点,1.Sip的特 点,2.SIP的主要形式,（1）层叠封装,互连一般采用WB和FCB,平面分布封装形式示意图，此例为Amkor Technology 公司的Super FC SiP 的概念，使用了超微距的BGA FCB技术。,（2）平面分布封装,三星公司的高密度层叠存储芯片，世界上第一个六层叠封装存储芯片。,（1）存储芯片集成封装MEMORY/MEMORY SIP,3.SIP的主要应用,Amkor Technology 公司的层叠存储芯片，用于SD卡芯片的制造。,存储与ASIC芯片的集成封装，使用了WB和FCB的互连技术。,（

22、2）存储/控制芯片集成封装（MEMORY/ASIC SIP）,ASIC芯片与无源元件芯片的集成封装，PIC意为无源元件整合芯片。,（3）控制芯片/无源元件集成封装（ASIC/PIC SIP）,射频芯片整合ASIC、无源元件、低通滤波、天线、RF开关等器件于一身，属于SIP中的最大应用，也可以上升到SOP的概念。,（4）射频芯片集成封装（RF SIP）,射频芯片的成品板，实现了混合RF信号的处理和收发。,（4）射频芯片集成封装（RF SIP）,电源芯片整合驱动IC、MOSFET器件，经过SIP后，变成小型的开关电源芯片。,（5）DCDC电源芯片集成封装（DC SIP）,SIP整合了ASIC和光学

23、MOMES器件，实现了片上光交换的概念。,（6）光学MOMES集成封装（MOMES SIP）,Thomas等人使用玻璃做封装盖将陀螺仪和ASIC封装在同一芯片上，利用了Au焊料密封键合，完成器件的密封封装，实现了SIP概念的封装。,（7）MEMS的集成封装（MEMS SIP）,SOP（System On Package）是封装技术界权威R.R.Tummala提出的面向未来的，集大成的封装概念。意为板上整合SOC和SIP两种概念的封装，实现最完整功能的产品概念。,4.面向未来的SOP概念,5.SIP中的关键技术,SIP中的互连技术的发展决定了SIP封装技术的走向，互连工艺的不断进步，才使得我们可

24、以在封装体中整合更多的器件，实现更多的功能。,(1)互连技术,SIP中基本的引线互连方式,ASET的一种CBB通孔互连技术，实现SIP的层叠封装。,柔性基板互连应用在SIP中的例子，Tessera Technology Inc 公司的folded stacked chip概念，也称为 folded flex CSP。这也是一种有效的芯片互连方式。,柔性基板互连,一个典型的无源元件埋置工艺,2.无源元件,2.45GHz和6.25GHz的BPF器件模拟图、实物图和频谱图,SIP中的RF天线器件图,CMP是硅表面加工中的重要工艺，也使得超薄的芯片层叠封装变为可能。,2.芯片减薄,3.SoC与SiP,SoCSystem-on-chip 系统级芯片/片上系统,将一个完整的电子系统集成在一块芯片上,相比于SIP应用，SOC的缺点:（1）设计的复杂性，系统性导致开发时间长、成本高。（2）不同工艺的兼容性差，工艺制程的局限性也导致了KGD不高。（3）无源器件相对难以集成。,SOC可视为板级封装向着集成化、微型化发展过程中的某个最终目标。,