数字电路与逻辑设计-第二章.ppt

《数字电路与逻辑设计-第二章.ppt》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计-第二章.ppt（138页珍藏版）》请在三一办公上搜索。

1、第二章 逻辑门电路,2.1 数字集成电路的特点和分类,2.3 二极管逻辑门,2.4 三极管反相器,2.5 TTL集成逻辑门,2.6 ECL逻辑门路,2.7 CMOS反相器,2.8 不同工艺逻辑门之间的互联,2.2 晶体管的开关特性,逻辑门电路,门电路：用以实现基本逻辑运算和复合逻辑运算的单元电路通称门电路。,门电路是构成数字电路的基本器件，可以由分立元件构成，但实际中常用的是集成逻辑门。,理解逻辑门的基本结构、工作原理；掌握基本逻辑门的外部特性。,本章重点,重点,半导体集成电路,半导体集成电路是采用外延生长、光刻、氧化物生长、离子注入等技术，将晶体管、电阻、电容等元件和内部电路连线一起做在一块

2、半导体基片上所构成的电路单元。它又称为集成电路组件。,2.1 数字集成电路特点和分类,双极型集成电路,MOS集成电路,按有源器件类型分,PMOSNMOSCMOS,TTL、ECLI2L、HTL,两类集成电路相比较：,双极型集成电路工作速度高，驱动能力强，但功耗大，集成度低。,MOS集成电路集成度高，功耗相对较低。缺点是工作速度略低。目前CMOS器件是主要的数字集成电路工艺。,单位面积上晶体管数。,2.1 数字集成电路特点和分类,按集成度分,SSI（10-100个晶体管，10-20个等效门）,MSI（100-1000个晶体管，20-100个等效门）,LSI（103-105个晶体管，100-1000

3、个等效门）,VLSI（105个晶体管，104个以上等效门）,常用SSI、MSI：门、触发器、译码器、多路选择器、加法器、算术逻辑单元、寄存器、计数器、移位寄存器。,常见LSI、VLSI：只读存储器、随机存取寄存器、可编程逻辑器件、大规模移位寄存器、微处理器、单片微处理机、位片式微处理器、高速乘法累加器、通用和专用数字信号处理器。,2.1 数字集成电路特点和分类,按设计方法分,通用芯片,可编程逻辑器件,半定制集成电路,全定制集成电路,逻辑门电路是构成数字器件的基本单元。,功能固定，所实现的系统体积和功耗都较大。,通过对器件内部的连线编程来实现预期的逻辑功能。使用灵活，减少了系统的芯片数和功耗。,

4、门阵列、标准单元等构成的集成电路，内部连线向厂家定做，适用于器件需求较多时。,针对用户的技术要求由器件生产厂家专门进行设计和制作，只适用于很大批量的生产。,2.2晶体管的开关特性,2.2.1 晶体二极管的开关特性,半导体二极管具有单向导电性，外加正向电压时导通，外加反向电压时截止，相当于一个受外加电压极性控制的开关。,二极管的等效电路,当二极管的正向导通压降和外加电压相比不能忽略，而导通电阻与外接电阻相比可以忽略时，近似特性曲线和等效电路如右下图所示。,在数字电路中，多数情况都符合外加电压较低而外接电阻较大的条件，因此常用这种近似方法。,VD,2.2.1 晶体二极管的开关特性,二极管由正向导通

5、状态变为反向截止状态所需要的时间，称为反向恢复时间tR，它是扩散区所存储的电荷消散所需要的时间。影响二极管开关速度的主要因素是反向恢复时间。,二极管由反向截止状态变为正向导通状态所需要的时间来，称为开通时间，它是在扩散区存储电荷所需要的时间，这个时间很短，可以忽略不计。,二极管在导通与截止两种状态之间转换需要一定的时间，转换时间的长短决定了器件可以工作的最大速度。,2.2.2 双极型晶体管的开关特性,饱和区,放大区,截止区,输出特性曲线,在数字电路中，晶体管工作在饱和与截止状态。通过改变基极信号vI来控制C、E间的接通与断开。,三极管的三种工作状态,截止状态：发射结和集电结均反向偏置。iB 0

6、，iC=0，VBE 0V(硅管0.5V就基本截止)。,放大状态：发射结正向偏置，集电结反向偏置。iB 0，iC=iB，有电流放大作用。,饱和状态：发射结和集电结均正向偏置。iBIBS（iC iB），VCE 很小(VCE(sat)0.3V)，饱和得越深，VCE就越小，深度饱和时VCE(sat)0.1V。,饱和压降,基极临界饱和电流,双极型三极管的基本开关电路,当I=VIL Vth（开启电压）时，三极管截止，O=VCC=VOH。,当I=VIH Vth时，三极管导通。,随着I的增加，iB增加，RC上的压降增大，O减小。,VIL,截止,vIVth,导通,iB,iC,VCC,双极型三极管的基本开关电路,

7、当vI增大到一定值时，三极管进入饱和状态，三极管相当于闭合的开关，O=VCE（sat)=VOL 0.3V。,晶体管进入临界饱和状态时的集电极和基极电流分别记为ICS、IBS：,双极型三极管的基本开关电路,当RC上的压降增大到接近电源电压VCC时，三极管上的压降近似为0，三极管处于深度饱和状态，O=VCE（sat)=VOL 0.1V。,饱和状态时iBIBS（iC iB）。,如果外部负载电流流入晶体管的集电极（称为灌电流负载电流），会使晶体管脱离饱和状态而进入放大状态，输出电压开始升高。,为使三极管处于饱和状态，输出保持为低电平，必须保证iBIBS=ICS/。,双极型三极管的开关等效电路,截止状态

8、等效电路ICEO 0,饱和导通状态等效电路VCE（sat)0,当I=VIL时，三极管截止，O=VOH；,当I=VIH 时，三极管饱和，O=VOL。,双极型三极管的动态开关特性,延迟时间td：三极管发射结电压由反偏上升到0.5V，晶体管开始导通，所需要的时间。,上升时间tr：集电极电流iC从0.1ICS上升到0.9ICS所需时间。,截止状态饱和状态,开通时间ton：三极管从截止状态转换为饱和状态所需要的时间，ton=td+tr。,td,tr,ton,三极管的关闭时间,存储时间ts：三极管从饱和状态进入放大状态过程中，基区所存储的多余电荷消散所需要的时间。,饱和状态截止状态,下降时间tf：集电极电

9、流从0.9ICS到减小为0.1ICS 所需要的时间。,关闭时间toff：三极管从饱和状态转换为截止状态所需要的时间，toff=ts+tf。,ts,tf,toff,三极管的开关时间,一般延迟时间td较小，存储时间ts随饱和深度而变化。当饱和深度较深时，ts时间最长，成为影响三极管工作速度的主要因素。,由于晶体管存在开关时间，当作开关使用时，不能随控制信号的状态变化而立即改变状态，因此，晶体管的开关时间将是影响电路工作速度的主要因素。,0V,5V,0.7V,vA,vB,vF,H,5V,5V,5V,2.3 二极管逻辑门,、二极管与门电路,A,B,F,1,A、B中有一个或一个以上为低电平0V，则输出F

10、就为低电平0.7V。,只有A、B全为高电平5V，则输出F才为高电平5V。,F=AB,低电平上升了0.7V,2.3.2 二极管或门电路,5V,0V,4.3V,F=A+B,0V,0V,A、B中有一个或一个以上为高电平5V，则输出F就为高电平4.3V。,高电平下降了0.7V,只有A、B全为低电平0V，则输出F才为低电平0V。,0V,二极管门电路的缺点,当信号通过二极管门电路时，会因为二极管的正向导通压降而导致电平偏离。,二极管门电路带负载能力差。,克服缺点的方法：在二极管门电路的输出端连接一个三极管反相器，构成与非门、或非门。,RL越小，VF越低，越偏离高电平EC,输出高电平,二极管门电路不能实现非

11、逻辑。,2.4 晶体管反相器,BE结反偏，三极管可靠截止。,VO=VCC=12V=VOH,0V,12V,Eb的接入使得即使输入低电平稍大于0，三极管也能可靠截止，使输出为高电平。,-0.92V,VI=VIL=0V时：,2.4.1 晶体管反相器的工作原理,VI=VIH=3V时：,Ib=I1-I2,IbIBS,三极管饱和,VO=Vce(sat)0.3V=VOL,3V,0.3V,Ib,I1,I2,2.4.2 反相器的负载能力,灌电流负载,IL,反相器后面所接的其它电路,负载电流IL流入反相器,三极管VT饱和时，VO=VOL=0.3V，D截止。,IC=IRC+IL EC/RC+IL=12mA+IL,随

12、着IL的增大，Ic也增大，到Ic=ICS时VT临界饱和，Ic再增大，VT就会退出饱和，VO就会上升而不能维持为低电平。,负载能力：在保证正常的输出高、低电平值的情况下，反相器输出端所能承受的最大电流。,3V,IC,IRC,3V,反相器的灌电流负载能力,ILmax=ICS-IRC=12.6mA,提高灌电流负载能力的方法：,1、提高三极管的饱和深度。,2、加大Rc使IRC减小。,临界饱和时：ICS=IBS=Ib=300.82=24.6mA,IC=IRC+ILEC/RC+IL=12mA+ILICS,3V,反相器的拉电流负载能力,IRC,ID,IL,负载电流IL从反相器流出,晶体管VT截止，IC=0，

13、二极管导通，VO=VOH=qV3.7V。,随着IL的增大，ID减小，极限时ID=0，D截止。,减小Rc使IRC增加。,提高拉电流负载能力的方法：,3V,0V,2.5 TTL集成逻辑门,同型号不同系列的器件,逻辑功能相同，管脚兼容，但性能不同。,TTL电路分类,TTL,STTL,LSTTL,ALSTTL,中速标准TTL,肖特基TTL，速度快，功耗大。,低功耗肖特基TTL,ASTTL,FTTL,先进低功耗肖特基TTL,快速TTL,先进肖特基TTL,2.5.1 TTL与非门的电路结构和工作原理,输入级,中间级,输出级,中间级是放大级，由T2、R2和R3组成，T2的集电极和发射极可以分别提供两个相位相

14、反的电压信号。,输入级由多发射极晶体管T1和基极电阻R1组成，它实现了输入变量A、B、C的与运算。二极管D1、D2和D3可以限制输入端可能出现的负极性干扰。,输出级由T3、T4、T5和R4、R5组成，其中T3、T4构成复合跟随器，与T5组成推挽输出结构，具有较强的负载能力。,多发射极晶体管,F=ABC,多发射极晶体管实现了输入变量A、B、C的与运算。,TTL与非门工作原理,VCC=5V、VIL=0.3VVIH=3.6V、=30 Vce(sat深)=0.1V Vce(sat)=0.3V,有一个输入为低电平：VA=0.3V，VB=VC=3.6V,T1管的beA结抢先导通，使T1基极Vb1=0.3+

15、0.7=1V，另两个发射结因反偏而截止。,T2管截止（Vb1Vbc1+Vbe2=0.7+0.7=1.4V）,ib1=(Vcc-Vb1)/R1=(5-1)/3=1.3mA,ic10,0.3V,3.6V,3.6V,1V,三极管饱和条件：icIBS,5V,ic1ib1,TTL与非门工作原理,Vb2=Vc1=0.1+0.3=0.4V 因此T5也截止。,Vc2Vcc=5V，使T3和T4导通。,VF=Vcc-ib3R2-Vbe3-Vbe45-0.7-0.7=3.6V,ic1ib1，T1处于深度饱和状态，Vces1=0.1V。,输入有一个或一个以上为低电平时输出为高电平3.6V。,5V,0.4V,3.6V,

16、0.3V,3.6V,3.6V,TTL与非门工作原理,输入全为高电平VA=VB=VC=3.6V,Vb1的电位较高，使T1的集电结和T2、T5全导通。,Vb1=2.1V，T1的发射结反偏，因此T1处于倒置状态。,ic1=(1+F)ib1,ic2max Vcc/R2 6.67mA,ic2 ib2(=30),2.1V,3.6V,3.6V,3.6V,T2饱和,Vc2=Vces2+Vbe5,1V,5V,ib1,=(VCC-Vb1)/R1,=0.97mA,=ib2,=0.3+0.7=1V,=Vb3,TTL与非门工作原理,Vb3=VC2=1V，使T3导通，而T4截止。,iC50,ib5很大,ic5ib5,T5

17、处于深度饱和状态,VF=Vces(sat)5=0.1V,0.1V,输入全为高电平时输出为低电平0.1V,1V,输入有一个或一个以上为低电平时输出为高电平,3.6V,3.6V,3.6V,TTL与非门的优点,VO=VOH时，T5截止，输出为复合跟随器输出，输出电阻很低，负载能力强。,VO=VOL时，T4截止，T5饱和，输出电阻很低，负载能力强。,无论是高电平输出还是低电平输出，TTL与非门的输出电阻都很低，都有较强的带负载能力。,2.5.2 TTL与非门的特性参数,1.电压传输特性,电压传输特性：输出VO电压随输入电压VI的变化而变化的曲线。,线性区:当0.6VVI1.3V，0.7VVb21.4V

18、时，T2导通，T5仍截止，VC2随VI升高而下降，经T3、T4两级射随器使VO线性下降。,转折区：1.3VVi1.4V，T5由截止变为导通，输出迅速降低。,饱和区：VI1.4V，T4截止，T5深度饱和，输出低电平0.2V。,截止区：当VI0.6V，T2、T5截止，输出高电平VOH=3.6V。,TTL与非门的参数,从传输特性曲线可知：TTL电路的VOH=3.6V，VOL=0.2V。,手册上规定：VOH2.4V，VOL0.4V。,3.6V,0.2V,阈值电压VT（门限电压）,VT,电压传输特性曲线上转折区CD段中点对应的输入电压，既是三极管T5截止和导通的分界线，也是输出高、低电平的分界线，因此这

19、个电压称为阈值电压VT也叫门限电压。,VT1.4V,开门电平VON,在保证输出为低电平的前提下，所允许的输入高电平的最小值称为开门电平VON。,VON,0.4V,VON=1.5V,手册规定：VON1.8V,关门电平VOFF,在保证输出为高电平的前提下，所允许的输入低电平的最大值称为关门电平VOFF。,VOFF,2.4V,VOFF=1.1V,手册规定：OFF0.8V,噪声容限,噪声容限：在保证输出高、低电平基本不变（或者说变化的大小不超过允许的限度）的前提下，输入电平允许波动的范围。,VI,VO,噪声,噪声容限,低电平噪声容限VNL：保证输出为高电平的前提下，允许叠加在输入低电平上的最大噪声或干

20、扰电压。,高电平噪声容限VNH：保证输出为低电平的前提下，允许叠加在输入高电平上的最大噪声或干扰电压。,VOFF,VON,2.4V,0.4V,VNL=VOFF-VIL,VNH=VIHVON,噪声容限,VOFF,VON,2.4V,0.4V,开门电平和关门电平越接近，传输特性越接近理想情况，与非门的噪声容限越大，抗干扰能力越强。,VNL=VOFF-VIL,VNH=VIHVON,噪声容限,将多个门组成系统时，前级门的输出是后级门的输入。,前级的输出高电平为VOH1=VIH2=2.4V，器件的开门电平VON=1.8V，则VNH=VON-VIH=2.4-1.8=0.6V。,前级的输出低电平为VOL1=V

21、IL2=0.4V，器件的关门电平VOFF=0.8V，则 VNL=VOFF-VIL=0.8-0.4=0.4V。,2、静态输入特性,(1)静态输入电流与输入电压之间的关系曲线，即iI=f（VI）。,假定输入电流流入T1发射极时方向为正，反之为负。,0.2V,IIL,当VI=VIL=0.2V时,T1饱和，T2、T5截止。,IIL是VI=VIL时流过R1的电流，是输入端的总电流，当与非门的输入端并接使用时，总的低电平输入电流等于单个输入端的电流。,输入短路电流IIS,输入短路电流IIS：指输入信号VI=0V时，由输入端流出的电流。,由上式可以看出：IIS 是VI=0V时流过R1的电流，是输入端的总电流

22、，当有n个输入端为VI=0V时，总的IIS不变。,-1.4mA,0V,IIS,2、静态输入特性,当VI=VIH=3.4V时，T1处于倒置放大状态，T2、T5处于饱和状态，T4截止。,IIH称为输入漏电流（输入高电平电流）：当VIVT时的输入电流，即T1倒置工作时的反向电流，其电流值很小，约为10A。,当与非门的输入端并接使用时，总的高电平输入电流等于各输入端电流之和。,Ib1,2、静态输入特性,74系列门电路每个输入端的IIH值在40A以下。,输入负载特性,在Ri 较小，T5导通之前，近似有：,当Ri较小时，VI几乎与 Ri成正比。,当Ri增加到使VI=1.4V 时，Vb1升高为2.1V，使

23、T5导通，此后，Vb1被钳位在2.1V，则输入维持VI=1.4V不变。,随着Ri的增加，VI增加，到Ri大到一定程度上面的公式就不再适用。,1.4V,输入负载特性,Ri较小时，VI=VIL，与非门截止，输出高电平；Ri较大时，VI=VIH，与非门导通，输出低电平。,关门电阻ROFF：保证与非门关闭，输出为高电平（VOH2.4V）的条件下所允许的 Ri的最大值。,开门电阻RON：保证与非门导通，输出为低电平（VOL0.4V）的条件下所允许的Ri的最小值。,标准TTL的ROFF700，RON 2K。,TTL门电路的输入端悬空相当于输入高电平。,3、静态输出特性,输出电压随输出电流(负载)的变化情况

24、。,IL,输出高电平,T5截止 T3、T4导通,拉电流负载,空载时：VO=VOH5-20.7=3.6V,3.6V,5mA,当RL较大，IL 5mA时，由于是射极跟随器输出，内阻低，输出电平随输出电流IL的变化不大，基本保持为3.6V。,加上负载RL,3、静态输出特性,为保证VO=VOH 2.4V，必须使IL14mA。但考虑到功耗，实际使用时负载电流一般不能超过0.4mA。,随着RL的减小，IL增大，当IL5mA时，T3深饱和。,输出VO随IL的增加而降低。,2.4,VO=VCC-Vces3-Vbe4-IR5R5,5mA,IL,14mA,Vcc-Vces3-Vbe4-ILR5,3、静态输出特性,

25、T5的导通电阻Rces5很小，大致为十几欧姆，因此，当IL增加时，VOL上升很缓慢。,输出低电平,T4截止、T5饱和,从曲线上可以看出，要使VOL0.4V，则IL20mA。,灌电流负载,0.4V,Vo=ILRces5,IL,负载能力,以推动同类门的个数来衡量,推动同类门的个数称为扇出系数NO。,VO=VOH2.4V时,对于推动门有：ILmax拉=0.4mA,对于负载门有：IIH40A,IL,IIH,IIH,IIH,VOH,负载能力,VO=VOL0.4V时,对于推动门有：ILmax灌=20mA,对于负载门有：IIL-1.3mA,15,综上可得：扇出系数NO=10。,一般手册上给出NO8,IL,I

26、IL,IIL,IIL,VOL,-1.3mA,2.5.3 TTL逻辑门的动态特性,1、平均传输延迟时间tpd,导通延迟时间tPHL：输入信号vI上升致幅值的50%到输出响应vO下降致幅值的50%所需要的时间间隔。,截止延迟时间tPLH：输入信号vI下降致幅值的50%到输出响应vO上升致幅值的50%所需要的时间间隔。,平均传输延迟时间指输出电压波形滞后于输入电压波形的时间。,tPHLtPLH,tPHL,tPLH,标准TTL门电路：tpd=10ns20ns,、交流噪声容限,由于TTL电路中存在三极管的开关时间和分布电容的冲放电过程，因此输入信号状态变化时必须有足够的变化幅度和作用时间才能使输出状态可

27、靠改变。,当输入信号为窄脉冲，而且脉冲宽度接近于门电路的传输延迟时间时，为使输出状态可靠改变所需要的脉冲幅度远大于信号为直流时所需要的信号变化幅度。门电路对这类窄脉冲的容限称为交流噪声容限，交流噪声容限大于直流噪声容限。,、交流噪声容限,正脉冲噪声容限：使输出高电平降到2.0V时所需输入正脉冲的幅度。,负脉冲噪声容限：使输出低电平升到0.8V时所需输入负脉冲的幅度。,绝大多数TTL门电路的传输延迟时间都在50ns以内，因此当输入脉冲的宽度达到s数量级时，在信号作用时间内电路已经达到稳态，应将输入信号按直流信号处理。,脉冲宽度越窄，交流噪声容限越大。,、空载平均功耗,空载导通功耗Pon：输出端空

28、载，输出为低电平时的电路功耗。,对74H系列，Pon32mW,Pon=IEVcc,IE为空载导通时的电源电流,空载截止功耗Poff：输出端空载，输出为高电平时的电路功耗。,PoffPon,空栽平均功耗（PonPoff）/,TTL与非门的空载功耗和工作频率有关，频率越高，空载功耗越大。,Poff5mW,、其它类型的TTL门电路,学习本部分内容所要达到的目的：会分析TTL电路实现的逻辑功能。,分析方法：从输入到输出逐级写出各单元电路的逻辑关系。,要熟练掌握三种基本的逻辑单元电路。,三种最基本的逻辑单元电路,输入全为低电平时，两个三极管都截止，F1为高电平VCC，只要有一个输入为高电平，对应的三极管

29、饱和，F1输出就为低电平。F2与F1相反。,1、或非门,A,B,A+B,当或非门的输入端并接使用时，总的输入电流等于各输入端电流之和。,2、与或非门,AB,CD,3、异或门,AB,推挽输出电路的优缺点,优点：输出电阻低，有较强的带负载能力。,缺点1：电源确定后输出高电平就固定了，无法满足对不同输出高电平的要求。,缺点2：不能驱动较大电流，较高电压的负载。,缺点3：不能把具有推挽输出结构的门电路的输出端并联使用。,推挽输出电路输出端并联问题,1,0,如果将两个普通TTL门输出端直接并联：,大电流的后果：因功耗过大损坏门电路。,普通TTL门输出端不能直接并联。,门1输出高电平，T5截止，T4导通。

30、,从VccR4门1的T4门2的T5产生一个很大的电流。,门2输出低电平，T5饱和。,2.5.5 集电极开路的门电路（OC 门）,当输入端全为高电平时，T2、T5导通，输出Y为低电平；,输入端有一个为低电平时，T2、T5截止，输出Y高电平接近外接电源电压VC。,输出逻辑电平：低电平0.1V，高电平为VC（5-30V）。,OC门的结构,使用时必须外接上拉电阻和电源,OC门完成“与非”逻辑功能:,逻辑符号：,OC门实现“线与”逻辑,将OC门输出端并联在一起，只要有一个门的输出为低电平，则所有的门的输出均为低电平；只有所有门的输出都是高电平，输出才是高电平。,通过输出端线连接产生的逻辑功能称为线逻辑。

31、,0,0,0,0,1,1,1,1、上拉电阻RL的选取,VOH=VCC-IRLRL,IOH为T5截止，输出为高电平时的漏电流。IIH为高电平输入电流。,所有OC门都截止，vO=VOH。,IRL,IiH,IOH,IRL=nIOH+mIIH,驱动门的个数,负载门输入端的总数,选取原则：保证在带有负载时，VOHVOHmin，VOLVOLmax。,VOH,VOHmin,1、上拉电阻RL的选取,IOL=IRL+mIIL,OC门中有一个输出为低电平VOL,所有负载电流全部流入导通门,IRL,IIL,IOL,IRL=（VCC-VOL)/RL,低电平负载电流,低电平输入电流,负载门的个数（或非门时为负载门输入端

32、的总数）,VOL,IOLmax,驱动门最大允许低电平负载电流,2、OC门的应用,构成控制总线,OC门使用时必须外接电源VC和电阻RL，输出端的低电平与普通TTL门一样为0.1V，而高电平取决于外接电源VC。因此，可以通过改变外接电源VC来改变输出高电平，实现电平转换。,直接驱动指示灯和继电器,实现电平转换,2.5.6 三态输出门（TSL门）,三态门除了具有逻辑0和逻辑1两个输出状态外，还有高阻输出的第三态（禁止态），输出相当于开路。,当EN=1时，P=1，二极管D截止。,EN=0时，P=0，D管正向导通将VC2钳位在1V左右，同时VB1=1V，使得T2、T4、T5管全截止，输出呈高阻态。,0.

33、4V,高阻,EN为高电平时工作,EN为低电平时工作,P=EN,0.3V,1V,1V,0.3V,截止,截止,截止,深饱和,导通,三态门的应用,1、三态门广泛用于总线结构,任何时刻只能有一个控制端有效，即只有一个门处于数据传输状态，其它门处于禁止状态。,在几个门同时改变工作状态时，必须保证从工作状态转为高阻状态的速度比从高阻状态转为工作状态的速度快。,总线,三态门的应用,2.数据双向传输,当EN=1时，G1工作，G2禁止，数据D0经G1反相后送到总线上；,当EN=0时，G1禁止，G2工作，来自数据总线的数据经G2反相后,1,0,从 输出。,工作,禁止,禁止,工作,2.5.7 TTL电路的改进系列,

34、1、可能工作在饱和状态下的晶体管T1、T2、T3、T5都用带有肖特基势垒二极管（SBD）的三极管代替，以限制其饱和深度，提高工作速度。,SBD的正向压降只有0.3V0.4V。,当晶体管饱和时，VCE=VCB+VBE=-(0.30.4)+0.7=(0.30.4)V，使晶体管工作在浅饱和状态，减少了存储时间，加快了工作速度。,1、74S系列（肖特基系列）,1、74S系列（肖特基系列）,2、增加有源泄放电路,1.提高工作速度,加速T5的饱和与截止。,2.改善电压传输特性,缺点：加大了功耗，输出低电平也升高了（最大可达0.5V）。,由T6、RB和RC构成的有源泄放电路来代替T2射极电阻R3,74S系列

35、的电压传输特性,2、74LS系列（低功耗肖特基系列）,增大电阻降低功耗。,用肖特基二极管D1、D2代替多发射极晶体管，这种二极管无电荷存储效应，工作速度较快。,加入肖特基二极管D3、D4加速T4的截止和T5的饱和。,全面评价门电路性能的指标延迟-功耗积。,延迟-功耗积：传输延迟时间和功耗的乘积。,74AS和74ALS系列,74AS系列采用了很低的电阻阻值，因此提高了工作速度，缺点是功耗比较大。,74ALS系列采用了较高的电阻阻值，同时改进工艺，缩小了内部各个器件的尺寸，获得了减小功耗和缩短延迟时间的双重收效。,54、54H、54S、54LS系列,54系列和74系列电路具有完全相同的电路结构和电

36、气性能参数。,74系列,54系列,工作环境温度,电源电压范围,不同,070C,-55+125C,55%,510%,不同系列TTL器件中，只要器件型号的后几位数码一样，则它们的逻辑功能、外形尺寸和引脚排列就完全相同。,2.5.8 TTL电路使用中注意的问题,1、所用电源电压应在指定范围内。,2、除OC门和三态门外，TTL电路的输出端不能直接相连。所有TTL电路的输出端都不允许直接接电源或地。,3、为避免干扰，不使用的输入端应根据逻辑功能的要求接低电平或高电平。,4、为抑制电源尖峰电流形成的内部噪声，应在电源端适当使用10F100F和0.01F0.1F的电容来构成电源退耦滤波电路。,5、TTL电路

37、的功耗随频率的升高而加大，因此所用电源的容量应留有余量。,直接接地或通过小于300欧的电阻接地。,直接接电源或通过小于10K的电阻接电源。,电源退耦滤波电路,电源退耦滤波电路,其它类型的双极型数字集成电路,二极管三极管逻辑（DTL电路）,高阈值逻辑（HTL电路）,发射极耦合逻辑（ECL电路）,集成注入逻辑（I2L电路）,工作速度比较低，已被TTL电路取代。,抗干扰能力较强，工作速度比较低，已被CMOS 电路取代。,主要用于制作大规模集成电路，很少用来制作中小规模集成电路。,2.6 ECL电路,射极跟随器输出级,基准电源：为VT2管基极提供稳定电压VB2=-1.2V。,核心部分：同时实现或/或非

38、逻辑功能，为非饱和型电路。,F2=A+B,逻辑符号,ECL电路的工作原理,输入全为低电平,VIH=-0.8V，VIL=-1.6V，发射结导通电压VBE=0.8V。,VT2抢先导通,VE2=-1.2V-VBE2=-2.0V,VT1、VT1 全截止,VC1=0V（高电平）,VC2=-i2RC2,VC2为低电平,-1.6V,-2.0V,VT2处于放大区,-0.81V,0V,i2,-1.6V,=-iReRC2,ECL电路的工作原理,输入有一个高电平,VT1抢先导通,VE1=-0.8V-VBE1=-1.6V,VT2、VT1 全 截止,VC2=0V（高电平）,VC1=-i1RC1,-0.8V,VC1为低电

39、平,-1.6V,-1.6V,VT1处于放大区的边沿,-0.82V,0V,VC2=A+B,i1,=-iReRC1,ECL电路的输出,经过射极跟随器输出级后，输出高、低电平都降低一个B、E结的压降，VOH=-0.8V，VOL=-1.6V。,VC2=A+B,ECL电路的主要优点,1.开关速度高,2.负载能力强,3.内部干扰比TTL电路小,晶体管工作在放大区和截止区，没有存储时间；电平跳变幅度小，延迟时间可达0.1ns以下。,输出端采用射极跟随器结构，输出阻抗低，带载能力强，一般ECL的扇出系数都大于90。,电平转换时不存在尖峰电流。,4.设有互补输出端，还可以直接将输出端并联实现线或逻辑。,ECL电

40、路实现线或逻辑,两个ECL门输出端并联时，只要有一个门的输出为高电平，并联输出F就是高电平，只有两个门输出都是低电平，F才为低电平。ECL门电路输出端并联可以实现或逻辑，称为“线或”。,0V,-0.8V,-0.8V,-1.6V,-0.8V,vC22,vC21,ECL电路的主要缺点,2.输出电平稳定性较差,1.功耗较大,3.抗干扰能力差,三极管工作于非饱和状态。每个门的平均功耗可达100mW以上。,逻辑摆幅为0.8V左右，噪声容限只有0.2V左右。,输出电平与三极管的发射结电压有关，受电路参数和环境温度变化的影响都比较明显。,ECL电路的电平与TTL电路的电平不兼容。,目前ECL电路只有一些中、

41、小规模的集成电路，主要用在一些超高速的数字系统中。,2.7 CMOS门电路,2.7.1 MOS管的开关特性,当vGS=0时，D-S之间不导通，iD=0。,当vGS增大到大于开启电压VT时，D-S之间形成导电沟道，有iD流通。,MOS管的输出（漏极）特性曲线,可变电阻区（不饱和区）,vDSvGS-VTvGS VT恒流区（放大区）,vGS VT截止区,vDS=vGS-VT,vGS=0V,截止区，D-S之间的内阻ROFF极大，达109以上。,可变电阻区：VGS一定时，iD与VDS之比近似等于一个常数。,数字电路中，MOS管工作在截止区和可变电阻区，恒流区只是一种瞬时的过渡状态。,MOS管的基本开关电

42、路,vi=vGSVT时，MOS管截止，iD=0，只要RD远小于ROFF，则vo=VOH VDD。,vi=vGSVT，MOS管导通，导通电阻RON只有几百欧姆。,若RD RON，则VOL0V。,MOS管的开关等效电路,MOS管导通等效电路,MOS管截止等效电路,栅极输入电容，约为几皮法。,导通电阻，约在1K以下，与vGS有关。,MOS管的开关时间,MOS管三个电极之间，均有电容存在，它们分别是栅源电容CGS、栅漏电容CGD和漏源电容CDS，一般CGS和CGD约为13pF，CDS约在0.11pF之间。,MOS管的动态特性（开关速度）受这些电容充、放电过程的制约，使得输出波形的变化滞后于输入波形的变

43、化。,MOS管的开关时间,开通时间ton=td1+tr,关断时间toff=td2+tf,导通延迟时间,上升时间,关断延迟时间,下降时间,MOS管电容上电压不能突变，是造成ID滞后VI变化的主要原因。,。,MOS管的四种类型,N沟道增强型，VT为正，用正电源，衬底接源极或系统的最低电位。,P沟道增强型，VT为负，用负电源，衬底接源极或系统的最高电位。,N沟道耗尽型，衬底接源极或系统的最低电位。,P沟道耗尽型，衬底接源极或系统的最高电位。,MOS集成逻辑门,以MOS晶体管作为开关元件的门电路称为MOS门电路。,PMOS电路,NMOS电路,CMOS电路,速度低,工艺简单,速度中等,速度最高,工艺复杂

44、,工艺复杂,负电源,正电源,正电源,2.7.2 CMOS反相器工作原理,PMOS,NMOS,柵极相连作输入端,电源电压VDDVTN+|VTP|，适用范围较大(318V)。,漏极相连作输出端,2.7.2 CMOS反相器工作原理,输入为低电平VIL=0V时,vGS1=0VVTN,|vGS2|=VDD|VTP|,电路中电流近似为零（忽略VT1的截止漏电流）,VDD主要降落在VT1上，输出为高电平VOHVDD。,输入为高电平VIH=VDD时,vGS1=VDDVTN,|vGS2|=0V|VTP|,0V,导通,截止,VDD,VDD,导通,截止,0V,VO=VOHVDD,VO=VOH0V,VTN=|VTP|

45、,1、电压与电流传输特性,VI VTN，VT1 截止，VT2导通，iD0，VO=VDD。,VI VTN，VT1 开始导通，VT2导通，iD随VI的增大而逐渐增加，VO开始下降。,VI增大到VDD的一半左右，VT1、VT2均导通，iD达到最大，VI 有微小增加，VO就会急剧下降。,VI继续增大，VT1的导电程度逐渐增大，VT2的导电程度逐渐减小，iD又开始下降，VO降得更低。,VI VDD-|VTP|，VT2截止，VT1导通，iD降为零，VO=0。,阈值电压,2、静态输入特性,静态输入特性：反映vI和iI关系的曲线。,MOS管的栅极与衬低之间的二氧化硅绝缘层厚约0.1m，耐压约100V，极易被击

46、穿，需采取保护措施。,C1、C2为栅极等效电容,二极管的导通电压约0.5V0.7V，反向击穿电压约30V。,D1为分布式二极管结构,0vIVDD时，二极管截止，保护电路不起作用，电路正常工作。,vIVDD+0.7V时，D2导通，栅极被钳位在VDD+0.7V，多数CMOS电路的VDD不超过18V，因此C1、C2上的电压不会超过允许的耐压极限。,1.52.5K,2、静态输入特性,当输入出现瞬间过冲电压使D1或D2被击穿，只要击穿电流不过大，持续时间很短，在反向击穿电压消失后，D1、D2的PN结仍可恢复工作。,-0.7VVDD+0.7V后，D2导通，iI迅速增大。而在vI-0.7V以后，D1经RS导

47、通，iI的绝对值随vI绝对值的增大而加大，二者绝对值的增加近似为线性关系，变化的斜率由RS决定。,3、静态输出特性,低电平输出特性,VT2截止，VT1导通。,VDS1,IDS1,RL减小,IOL增大，导致VOL被抬高。,IOL,相同IOL下，VDD越大，VT1导通时的VGS越大，导通内阻越小，VOL越低。,高电平输出特性,VT2导通，VT1截止。,VDD-VSD2,IDS2,相同IOH下，VDD越大，VT2导通时的VGS越大，导通内阻越小，VOH下降得越少。,IOH,RL减小,IOH增大，导致VOH下降。,负载能力,CMOS反相器具有输入阻抗高的特点，加上对电容负载充、放电都很快，因此CMOS

48、反相器带同类门负载时比TTL电路具有更大的扇出系数。一般一个输出端可带50个同类门电路。但是若用CMOS门来驱动纯电阻负载或TTL门电路，负载能力还是较小的。这时需要用CMOS驱动器，它能输出较大的负载电流。,4、动态特性,（1）传输延迟时间,传输延迟时间tPHL、tPLH：输入、输出波形对应边上等于最大幅度的50%的两点间的时间间隔。,tPHL,tPLH,MOS管的开关过程中没有电荷的积累和消散现象，但存在寄生电容和负载电容，电容的充放电使输出电压的变化落后于输入电压的变化，产生传输延迟。,（1）传输延迟时间,CMOS反相器的截止和导通传输延迟时间都很小。,传输延迟时间和VDD有关，VDD增

49、加，延迟时间下降。,传输延迟时间和负载电容CL有关，CL增加，延迟时间增加。,（2）动态功耗,动态功耗：CMOS反相器从一种稳定工作状态突然转变到另一种稳定状态的过程中所产生的附加功耗。,动态功耗的组成：1、VT1、VT2短时间内同时导通所产生的瞬时导通功耗。2、对负载电容充、放电所消耗的功率。,静态功耗：CMOS反相器处于静态时，无论输出高电平还是低电平，总有一个管子截止，电流很小，静态功耗很小（W数量级）。,瞬时导通功耗PT,瞬时导通电流,PT=VDDITAV,信号频率越高、上升和下降时间越长，PT越大。,VDD越高，PT越大。,对负载电容充、放电消耗的功率PC,总动态功耗：PD=PT+P

50、C,全部功耗：PTOT=PD+PS,静态功耗（W级）,频率较高时，PD比PS大得多。,CMOS反相器的主要特性,负载能力强：CMOS电路具有高输入阻抗的特点，并且对负载电容的充放电都很快，因此，CMOS反相器带同类负载门的能力很强，一般一个输出端可带50个同类门。,功耗小：CMOS反相器处于静态时，无论输出高电平还是低电平，总有一个管子截止，电流很小，静态功耗很小（uW数量级）；动态转换时，在极短的时间内有可观的电流流过电路，因此总功耗决定于动态功耗。,工作速度快：VT1、VT2的导通电阻较小，静态时小于1K，对负载的充放电回路都是低阻抗，因此，导通和截止传输延迟时间都较小，开关速度快。,CM