微型计算机串行接口技术.ppt
《微型计算机串行接口技术.ppt》由会员分享,可在线阅读,更多相关《微型计算机串行接口技术.ppt(61页珍藏版)》请在三一办公上搜索。
1、第12章 微型计算机串行接口技术,12.1数据通信的基础知识12.2可编程串行异步通信接口8250,12.1 数据通信的基础知识,12.1.1并行通信与串行通信12.1.2数据通信方式12.1.3异步通信与同步通信12.1.4串行异步通信接口标准EIA RS-232C,12.1.1并行通信与串行通信,图12.1 并行接口的连接,图12.2 串行接口的连接,12.1.2数据通信方式,图12.3 单工通信,图12.4 半双工通信,图12.5 全双工通信,12.1.3异步通信与同步通信,图12.6 异步通信的字符格式,异步通信的一个字符通常由起始位,数据位,奇偶校验位,停止位,空闲位组成。,12.1
2、.3异步通信与同步通信,图12.7 异步通信字符传输位图(接收时钟频率为波特率的16倍),12.1.4串行异步通信接口标准EIA RS-232C,图12.8 DTE通过DCE与通信传输线路相连,12.1.4串行异步通信接口标准EIA RS-232C,图12.9 RS-232连接器(25芯和9芯),DSR数据装置就绪(Data Set Ready):表明DCE状态。DTR数据终端就绪(Data Terminal Ready):表明DTE状态。RTS请求发送(Request to Send):当DTE端要发送数据时,使该信号有效,向DCE请求发送。CTS允许发送(Clear to Send):表示
3、DCE准备好接收DTE发来的数据,是对请求发送信号RTS的响应信号。DCD数据载波检测(Data Carrier Detect):当DCE检测到载波信号时,使DCD信号有效,通知DTE端准备接收。RI振铃指示(Ring Indicator):当DCE收到振铃信号时,该信号有效,通知DTE端已被呼叫。TXD发送数据(Transmit Data):DTE通过TXD终端将串行数据发送到DCE。RXD接收数据(Received Data):DTE通过RXD终端接收从DCE发来的串行数据。GND地线:信号地。,12.1.4串行异步通信接口标准EIA RS-232C,图12.10 RS-232电平信号,1
4、2.2 可编程串行异步通信接口8250,8250是一种可编程串行异步通信接口芯片。8250芯片引脚定义与功能 8250芯片的内部结构和寻址方式 8250内部控制状态寄存器的功能 8250通信编程 8250应用举例,8250的主要性能,8250芯片是一种通用的串行异步通信接口芯片,是沟通微机和串行外设之间的桥梁。它的基本性能如下:8250是异步接收和发送控制器,发送时自动在每帧数据中插入起始位(1位)、停止位(1、1.5或2位)和奇偶校验位,字符格式可以编程,接收时自动删除这些附加位。最高波特率为9600b/s,波特率可编程设置。具有独立的中断优先级控制和自测试功能,并能提供MODEM的全部状态
5、。具有错误检测的功能。,1.8250芯片引脚定义与功能,8250是一个40脚封装的双列直插式芯片。其引脚可分为两类:与CPU系统总线相连的信号线;与通信设备相连的信号线。,与CPU系统总线相连的信号线 1)双向数据线:D7D0:8位数据线。2)地址控制信号:CS0、CS1、CS2#:片选信号、输入。必须同时有效。A2、A1、A0:地址信号、输入。选择内部寄存器。ADS#:地址选通信号、输入。ADS#=0 时锁存片选信号和地址信号。如果不锁存,可将ADS#直接接地。CSOUT:片选输出,高电平有效。8250芯片被选中时,输出高电平。此信号通常不用而悬空。,与CPU系统总线相连的信号线 3)读/写
6、控制信号 DISTR与DISTR#:数据输入选通信号、输入。若DISTR=1或DISTR#=0,CPU就会从被选择的内部寄存器中读出数据;若选择DISTR#接CPU的IORC#,则应将DISTR接地使其变为无效。DOSTR与DOSTR#:数据输出选通信号、输入。若DOSTR=1或DOSTR#=0,CPU就会将数据写入从被选择的内部寄存器中。若选择DOSTR#接CPU的IOWC#,则应将DOSTR接地使其变为无效。DDIS:驱动器禁止、输出。该输出信号在CPU读8250时为低电平,非读时为高电平,可用此信号来控制8250与系统总线间的数据总线驱动器。,与CPU系统总线相连的信号线 4)中断控制和
7、复位控制信号:INTRPT:中断请求、输出。高电平申请中断。MR:复位信号、输入。高电平有效。一般接系统复位线RESET。,与CPU系统总线相连的信号线5)时钟与传输速率控制信号:XTAL1与XTAL2:时钟信号输入和输出引脚。外接晶振或时钟信号。时钟频率为1.8432MHz。BAUDOUT#:波特率输出引脚。频率为发送数据波特率的16倍。RCLK:接收时钟输入引脚。接收外部提供的16倍波特率的时钟信号。由于通常采用8250内部的发送时钟作为接收时钟,故可直接连到BAUDOUT#引脚,以保证接收与发送的波特率相同。,与外部通信设备相连的信号线 RTS#:请求发送输出引脚。当RTS#为低电平时,
8、表示8250(DTE)通知数据通信装置(DCE),准备发送数据。CTS#:允许发送输入引脚。当CTS#为低电平时,表示数据通信装置(DCE)通知8250(DTE),已做好接收数据的准备。DTR#:数据终端就绪输出引脚。当DTR#为低电平时,表示8250(DTE)通知数据通信装置(DCE),已经做好通信准备。DSR#:数据通信装置就绪输出引脚。当DSR#为低电平时,表示数据通信装置(DCE)通知8250(DTE),已做好建立通信链路的准备。,与外部通信设备相连的信号线 RLSD#:载波检测输入引脚。当RLSD#为低电平时,表示数据通信装置(DCE)通知8250(DTE),已检测到通信线路上的载波
9、信号,开始接收数据。RI#:振铃指示输入引脚。当RI#为低电平时,表示 表示数据通信装置(DCE)通知8250(DTE),已接收到振铃信号。OUT1#:用户指定的输出引脚。可以通过对8250的编程使OUT1为低电平或高电平。OUT2#:用户指定的另一输出引脚。也可以通过对8250的编程使OUT2为低电平或高电平。,2.8250芯片的内部结构和寻址方式,8250芯片的内部结构:10个内部寄存器、数据缓冲器、寄存器选择与I/O控制逻辑。通过微处理器的输入/输出指令可以对10个内部寄存器进行操作,以实现各种异步通信的要求。,2、8250芯片的内部结构和寻址方式,线路控制寄存器,3FF未用,3.825
10、0内部控制状态寄存器的功能,(1)发送保持寄存器THR(3F8H)(2)接收数据缓冲寄存器RBR(3F8H)(3)线路控制寄存器LCR(3FBH)(4)除数寄存器DLR(3F8H,3F9H)(5)中断允许寄存器IER(3F9H)(6)中断标识寄存器IIR(3FAH)(7)线路状态寄存器LSR(3FDH)(8)Modem控制寄存器MCR(3FCH)(9)Modem状态寄存器MSR(3FEH),(1)发送保持寄存器THR(3F8H)当发送数据时,CPU先将待发送的字符写入已空的THR中,其中第0位是串行发送的第1位数据。只要发送移位寄存器TSR为空,则THR中的数据会由8250的硬件自动送入TSR
11、,并在发送时钟的作用下转换成串行信号,且按照预置的帧格式添加起始位、校验位和停止位,从SOUT引脚输出。(2)接收数据缓冲寄存器RBR(3F8H)当外来的串行数据(一个完整的字符)在接收时钟作用下,由SIN引脚输入到接收移位寄存器时,会自动去掉起始位、校验位和停止位,并转换成并行数据,输入到RBR中,等待CPU读取该字符。,(3)线路控制寄存器LCR(3FBH)规定了异步串行通信的数据格式,包括数据位数(字长)、停止位的位数与奇偶校验位的设置等。由于8250仅用了3根地址线来寻址内部的8个寄存器,故不得不使波特率因子寄存器或除数寄存器DLR和其他寄存器公用地址,由D7位来加以区分。,3、825
12、0内部控制状态寄存器的功能,D5D4D3为101时:在奇偶校验位和停止位之间插入一个奇偶标志位1。D5D4D3为111时:在奇偶校验位和停止位之间插入一个奇偶标志位0。,强迫8250连续输出低电平。,3、8250内部控制状态寄存器的功能,D5D4D3为101时:在奇偶校验位和停止位之间插入一个奇偶标志位1。D5D4D3为111时:在奇偶校验位和停止位之间插入一个奇偶标志位0。,强迫8250连续输出低电平。,(4)除数寄存器DLR(3F8H,3F9H)8250芯片规定当LCR 的位D7写入1时,接着可对口地址3F8H、3F9H分别写入分频系数的低字节和高字节,即将16位除数写入DLR(L)和DL
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 微型计算机 串行 接口 技术

链接地址:https://www.31ppt.com/p-6161583.html