嵌入式时钟与电源管理.ppt

《嵌入式时钟与电源管理.ppt》由会员分享，可在线阅读，更多相关《嵌入式时钟与电源管理.ppt（34页珍藏版）》请在三一办公上搜索。

1、第六章 时钟与电源管理,贺鑫2011-10-24,主要内容,时钟与电源管理概述时钟发生器电源管理时钟与电源管理特殊功能寄存器,1.时钟与电源管理概述,模块组成,时钟与电源管理模块,1.时钟与电源管理概述,特点描述 两个锁相环（PLL）,主锁相环（MPLL）,USB锁相环（UPLL）,UCLK（48M）用于USB,电源为2.0V时，最高频率266MHz；电源为1.8V时，最高频率为200MHz。,1.时钟与电源管理概述,具有4种电源管理模式：NORMAL模式SLOW模式IDLE模式Power_OFF模式,锁相环工作为CPU和所有片内外设提供时钟此模式系统功耗最大,锁相环不工作CPU等直接使用原始

2、时钟、或原始时钟的分频工作,此模式工作时钟频率低而使功耗低，并且锁相环不工作也使功耗降低,停止为CPU提供时钟，CPU不工作（其外设均工作）退出方法：任何中断请求可唤醒CPU工作，退出空闲模式,时钟模块断电，除了唤醒电路之外所有部分均不供电系统需分成两部分供电。此模式功耗最低退出方法：用中断唤醒必须设置外中断,1.时钟与电源管理概述,功耗管理 静态功耗（忽略）基于CMOS电路芯片的功耗 动态功耗（门电路电容充放电）动态频率调节：由频率调度程序负责在运行过程中针对不同的运算要求，动态调度系统时钟的频率，以达到降低功耗的目的。例如：S3C2410A中的MPLL，在外接时钟源频率已经固定的情况下，通

3、过软件设置特殊功能寄存器MPLLCON，改变输出的时钟频率。用于USB的UPLL，通常使用48MHz，不改变。,与电源电压的平方成正比时钟信号的频率成正比,1.时钟与电源管理概述,功耗管理（续）S3C2410A节能功耗管理对于某些应用场合，事先确定工作频率，在初始化时设定锁相环对应参数，启动后就工作在较低的频率NORMAL模式，通过设置CLKCON的值，把不使用的外设或控制器的时钟信号切断，以节省功耗IDLE模式下，停止到ARM920T的时钟在Power_OFF模式下，切断除唤醒逻辑外的全部片内外设电源S3C2410A中，FCLK是主时钟，可以由软件调节时钟分频比，产生不同频率的HCLK和PC

4、LK，以适应不同的方案，减少功耗。,1.时钟与电源管理概述,时钟与电源管理用到的S3C2410A引脚信号如书P194页表6-1注意:nRSTOUT，PWREN，OM3:2,C LKOUT1:0,主要内容,时钟与电源管理概述时钟发生器电源管理时钟与电源管理特殊功能寄存器,2.时钟发生器,时钟与电源管理结构框图,电源管理模块,MPLLCLK,晶振,外部时钟,振荡放大器,UCLK,FCLK,PCLK,FCLK,时钟源、MPLL、UPLL、时钟控制器、电源控制器等,2.时钟发生器,时钟源的选择S3C2410的时钟可以选用晶振(XTAL)，也可以使用外部时钟（EXTCLK），由系统复位时，在复位信号上升

5、沿对引脚OM3、OM2所测的状态来确定。其对应关系如下表所示。,2.时钟发生器,S3C2410A片外时钟源的连接,虽然在启动MPLL就接通，但是MPLL的输出Mpll，在软件写一个合法的设置值到MPLL控制寄存器以前，不会作为系统时钟。在合法的值设置以前，从外部晶振或EXTCLK来的时钟源将被直接的用作系统的时钟。当OM1:0=11时，OM3:2被用作确定测试模式。,2.时钟发生器,锁相环（两个锁相环MPLL和UPLL）通过MPLLCON，UPLLCON寄存器中设置PDIV（预分频控制器），MDIV（主分频控制器），SDIV（后分频控制器）改变MPLL和UPLL输出信号的Mpll和Upll的频

6、率。在程序中可以随时修改寄存器的值，用于实现动态调整时钟频率的目的。,2.时钟发生器,锁相环输出频率（Mpll 和Upll计算方法相同）Mpll=（mFin）/（p2S）m=MDIV8，p=PDIV2，s=SDIV。例6.1三星公司给出的一组推荐值如表6-3在实际设置MPLL时，应满足如下关系：FCLK频率=3倍晶振频率或3倍EXTCLK,2.时钟发生器,时钟控制逻辑时钟控制逻辑的功能：确定被使用的时钟源。自动插入锁定时间：当MPLL被设置成一个新的频率值时，时钟控制逻辑依据锁定时间计数寄存器LOCKTIME中设定的锁定时间参数，自动插入锁定时间。加电Reset后，由于刚加电后MPLL和UPL

7、L都不稳定，在写新值到寄存器之前，直接用外部时钟作为系统时钟。用户通过软件也应该写相同的值到寄存器。在NORMAL模式下，依据M_LTIME锁定时间参数，自动插入锁定时间。,2.时钟发生器,时钟控制逻辑（续）USB主接口和设备接口需要48M的时钟。在S3C2410中，是通过UPLL来产生这一时钟的，UCLK只有在UPLL配置好后才会生效。,2.时钟发生器,时钟控制逻辑（续）S3C2410支持三者之间的比率可选，这个比率是由CLKDIVN寄存器的HDIVN和PDIVN决定的。在NORMAL模式下，FCLK=Mpll；在SLOW模式下，FCLK=（晶振或EXTCLK）/分频因子。,FCLK用于AR

8、M920T.HCLK用于AHB总线。包括ARM920T，存储控制器，中断控制器，LCD控制器，DMA和USB主机。PCLK用于APB总线。包括外设如WDT,IIS,I2C,PWM,PWM TIMER,MMC,ADC,UART,GPIO,RTC,SPI。,主要内容,时钟与电源管理概述时钟发生器电源管理时钟与电源管理特殊功能寄存器,3.电源管理,电源管理模式的转换S3C2410有4种电源管理模式，不允许自由转换。合法转换如下图。,3.电源管理,4种电源管理模式NORMAL模式IDLE模式,全部片内外设，都可以操作，这是功耗最大。允许用户通过软件控制片内外设时钟，以减少功耗。,时钟控制寄存器CLKC

9、ON2=1。到ARM920T的时钟FCLK被停止。当EINT23:0或者RTC报警中断或其他中断激活时，退出IDLE。,3.电源管理,4种电源管理模式SLOW模式,非锁相环模式。CPU等直接使用原始时钟、或原始时钟的分频工作。此模式工作时钟频率低而使功耗低，并且锁相环不工作也使功耗降低。用户可以在PLL开的情况下通过改变CLKSLOW寄存器的SLOW_BIT位使能低速模式来改变频率。在低速模式下，FCLK为外部时钟的分频。如图7-9.,3.电源管理,4种电源管理模式SLOW模式（续）NORMAL模式-SLOW模式:SLOW_BIT=1,并不切断MPLL,3.电源管理,4种电源管理模式SLOW模

10、式（续）SLOW模式-NORMAL模式:需要等待PLL锁定后FCLK才会改变，锁定期间FLCK停止。,3.电源管理,4种电源管理模式Power_OFF模式部分引脚状态,时钟模块断电，除了唤醒电路之外所有部分均不供电。系统需分成两部分供电。此模式功耗最低。用中断唤醒。（1）外部中断EINT0-15；（2）实时钟报警中断。（必须设置有外中断）,3.电源管理,4种电源管理模式Power_OFF模式（续）-对电源的控制,VDDi和VDDiarm功率控制VDDi和VDDiarm被关闭，这由PWREN引脚控制。如果PWREN信号有效(H)，VDDi和VDDiarm由外部电压供电；如果PWREN信号无效(L

11、)，VDDi和VDDiarm关闭。注：除VDDi,VDDiarm,VDDi_MPLL and VDDi_UPLL外的所有电源必须继续供电。,3.电源管理,4种电源管理模式Power_OFF模式（续）-用于唤醒的EINT15:0,只有如下条件下S3C2410才会被才掉电模式唤醒：电平信号或者边沿信号出现在EINTn输入引脚且被确认。EINTn输入引脚被配置成外部中断。nBATT-FLT位为高电平。一旦唤醒后，相应的EINTn引脚将不再用于唤醒，即此引脚又可以重新作为一个外部中断源使用。,3.电源管理,4种电源管理模式Power_OFF模式（续）-电池失效信号Power_OFF模式（续）-ADC

12、Power Down,nBATT_FLT有如下两个功能：非掉电模式下，nBATT_FLT将产生中断请求，低电平触发。掉电模式下，nBATT_FLT的低电平将会禁止从掉电模式下唤醒，所以任何唤醒源会被屏蔽，这能保护电量低引起的系统故障。,ADCCON寄存器中有一个额外的掉电位，如果S3C2410进入掉电模式，ADC将进入自己的POWERDOWN模式。,主要内容,时钟与电源管理概述时钟发生器电源管理时钟与电源管理特殊功能寄存器,4.时钟与电源管理特殊功能寄存器,6个特殊功能寄存器,4.时钟与电源管理特殊功能寄存器,锁定时间计数寄存器MPLL及UPLL控制寄存器,注：1、尽管可以根据公式设置PLL，但是我们推荐仅使用推荐表里面的值，如果要使用其他值，请与我们联系。2、如果要同时设置UPLL和MPLL，请先设置UPLL，然后设置MPLL，且至少要间隔7个时钟周期。,4.时钟与电源管理特殊功能寄存器,时钟控制寄存器,4.时钟与电源管理特殊功能寄存器,SLOW时钟控制寄存器,4.时钟与电源管理特殊功能寄存器,时钟分频控制寄存器,总结,时钟与电源管理的功耗管理如何选择时钟源，锁相环4种电源管理模式的特点及转换6个特殊功能寄存器的设置,