寄存器中断逻辑和定时器.ppt

《寄存器中断逻辑和定时器.ppt》由会员分享，可在线阅读，更多相关《寄存器中断逻辑和定时器.ppt（104页珍藏版）》请在三一办公上搜索。

1、ADSP21160寄存器,ADSP21160寄存器分类：1）运算单元寄存器2）系统控制和状态寄存器 3）程序控制寄存器4）数据地址产生寄存器（DAG1，DAG2）5）I/O处理器寄存器,运算单元寄存器,运算单元寄存器主要为运算单元的ALU、乘法器、移位器保存输入、输出数据，主要包括：（1）通用数据寄存器Rx,Sx,Fx（x=015）；（2）乘法结果寄存器MRFx,MRBx（x=02）；其中MRFx称为前台寄存器；MRBx称为后台寄存器；主要用于存放80位定点乘法结果；注：通常也把总线交换寄存器PX，算作运算单元寄存器；,系统控制和状态寄存器,主要功能是配置处理器核的操作模式，同时标识处理器核的

2、工作状态，作为条件程序执行的判别条件。对系统控制类寄存器的写入操作有1个周期的延迟，在写入后的第二个周期才有效。,系统控制和状态寄存器续,MODE1寄存器的位定义表,MODE1寄存器的位定义表续,MODE2寄存器位定义表,IRQ0触发方式选择,1下降沿触发；0低电平触发,IRQ1触发方式选择,1下降沿触发；0低电平触发,IRQ2触发方式选择,1下降沿触发；0低电平触发,MODE2寄存器位定义表续,ASTATx运算状态寄存器表,ASTATx运算状态寄存器表续,3）程序控制寄存器（如下页图）,ADSP程序控制寄存器引导指令的执行，主要实现以下操作：1.指令流水2.程序和循环堆栈3.定时器操作4.中

3、断锁存与屏蔽,程序控制寄存器表,4）数据地址产生器（DAG1，DAG2）,数据地址产生寄存器主要为访问数据和指令产生地址，并自动修改地址，实现连续的地址空间访问，同时也能实现环形缓冲寻址等操作，但它们不参与数值运算。,（DAG1，DAG2）寄存器说明表,环形缓冲区操作,MODE1寄存器的位定义表续,M为正时环形缓冲区计算方法,环形缓冲区操作注意事项1,地址修改只能采用后修改方式，即可用M寄存器（与I寄存器在相同DAG中，但不必同号数，如I0和M3），也可采用立即数;但不管修改值是来自M寄存器还是立即数，其修改值大小不能超出循环缓冲区的长度（L寄存器值）。3.循环缓冲区的长度（L寄存器值）必须是

4、正值且不能超过2311，如循环缓冲区长度为零，则循环缓冲区操作被DISABLE。,环形缓冲区操作注意事项2,4.B寄存器被装入某个值时，同时I寄存器被装入相同的值。但I寄存器被装入某个值时，B寄存器的值不变。5.M寄存器既可以是正值，也可以是负值。注：在上个例子中意味着 B00 x55000，M10 x4,M寄存器可以是负值,初始时I寄存器中的值等于B寄存器的值；在第一次环形缓冲区访问时，I寄存器的值更新为B+L；然后开始递减访问缓冲区。,5.I/O处理器寄存器,I/O处理器寄存器组列表,I/O处理器寄存器组列表续,I/O处理器寄存器分为以下几组：系统控制寄存器组；DMA缓冲寄存器组；链路和串

5、行口寄存器组；,I/O处理器寄存器控制如下操作,External port DMA；Link port DMA；Serial port DMA；,I/O处理器寄存器访问方法,除DMA操作外，ADSP结构不支持在I/O寄存器与内部存储器地址单元间传递数据，要读写I/O处理器，必须要用处理器核寄存器作为中介。例如要向WAIT寄存器赋值情况如下：USTAT10 x08421；DM（WAIT）USTAT1；下面我们就一些重要的IO寄存器进行详细的讲解,SYSCON-系统控制寄存器位定义表,系统控制寄存器位定义表续1,系统控制寄存器位定义表续2,系统控制寄存器位定义表续3,3123位保留未用,SYSCO

6、N寄存器的位定义,1.SRST(位0)：软件复位，通过软件将该位置1，DSP响应不可屏蔽中断RSTI，并将该位清0。2.BSO(位1)：引导方式选择重载，1DSP使用BMS有效，从片外存储器空间加载程序。,3IIVT（位3）：内部中断向量表，对于ADSP21160来说1不管加载任何模式配置，强制将中断向量表放到0 x40000地址（基地址）；0根据加载模式选择放置。4.IMDW0(位9)：片内存储器块0数据宽度设置，140位，032位。,SYSCON寄存器的位定义续,IMDW1（位10）:片内存储器块1数据宽度设置，140位，032位。MSIZE(位1512)：外部存储器块大小设置 MSIZE

7、log2（块大小）13。,SYSCON寄存器的位定义续,ADSP21160中断逻辑与定时器,1.中断逻辑 ADSP21160内部提供了丰富的中断资源。a.在外部中断方面：复位中断;仿真器中断;三个外部输入中断。,b.在内部中断方面有：非法输入中断;运算错误中断;链路服务请求中断;定时器中断;堆栈溢出中断;多处理器中断;环形缓冲区溢出中断;DMA控制中断;用户自定义软件中断等。,ADSP SHARC系列处理器的三个外部中断输入方式有两种：,电平触发方式和沿触发方式。触发方式的选择通过设置MODE2寄存器来完成，其定义方式如下表：,使用内外部中断时应注意的几点：,1.对上述内、外部中断，除了仿真器

8、中断和复位中断不可以屏蔽外，其余中断都是可以屏蔽的。2.除了不可屏蔽中断和引导加载中断EP0I或者LP4I外，所有中断在系统复位时都默认被屏蔽。3.当我们要使用某种中断时，必须具备以下条件：4.通常，当一个中断正在执行服务期间，ADSP系列处理器在每个周期都会对该中断锁存寄存器的相应中断标志位进行清零，以禁止在执行该中断服务的过程中再次允许该中断锁存。,下面介绍IRPTL、IMASK和IMASKP,使用某种中断时，必须具备的条件：,1)将系统寄存器MODE1中全局中断使能位 IRPTEN置1；2)将IMASK寄存器中相应的中断屏蔽位置1；3)中断请求到达后，中断锁存寄存器IRPTL的相应位置1

9、,并且中断所存寄存器中没有优先级更高的中断标志位被置1；,满足上述三个条件的中断发生时DSP将执行以下操作,(1)输出相应的中断向量地址；(2)将当前的程序计数器PC值压入PC堆栈；(3)如果中断源是外部中断、内部定时器中断或者多 处理器向量中断，程序控制器还要将ASTAT和 MODE1寄存器中的当前值压入状态堆栈中。(4)设置中断锁存寄存器IRPTL的相应标志位；(5)改变中断屏蔽指针寄存器IMASKP的相应位，反 映当前的中断嵌套状态。(6)DSP运行中断向量地址指示的中断服务程序，完成中断处理任务，最后执行RTI指令。,Instr1；/中断程序入口JUMP（PC，3）（DB，CI）；/清

10、除中断状态，/跳转到PC3地址单/元（instr5）顺序执行Inst r3；/在延迟分支里执行Instr4；/在延迟分支里执行Instr5；RTS（LR）；,采用RTS（LR）指令返回到程序举例,RTI指令将完成的操作,(1)返回到PC堆栈顶部的地址；(2)弹出PC堆栈栈顶中的值；(3)如果ASTAT和MODE1寄存器压栈了，则弹 出ASTAT寄存器和MODE1寄存器中的值；(4)清除中断锁存寄存器中的相应位，并将中断屏蔽指针寄存器的相应位清零；,返回1,IRPTL、IMASK和IMASKP,IRPTL中断锁存寄存器指示中断锁存状态，在上电复位后，其初始值为0 x0000 0000。IMASK

11、中断屏蔽寄存器除仿真器中断和复位中断不可以屏蔽外，其余中断都是可以屏蔽的，在上电复位后，其初始值为0 x0000 0003，相应位定义同IRPTL。IMASKP中断屏蔽指针寄存器反映当前中断嵌套情况，在上电复位后，其初始值为0 x0000 0000，相应位定义同IRPTL。IRPTL、IMASK和IMASKP寄存器的未位义如下图：,IRPTL、IMASK和IMASKP,IRPTL位定义表续,IRPTL位定义表续,IRPTL位定义表续,IRPTL位定义表续,2.中断嵌套,ADSP处理器支持多级中断嵌套;中断嵌套由MODE1，IRPTL，IMASKP寄存器的相关位控制;设置MODE1寄存器的NES

12、TM嵌套模式位为1，就可以使能中断嵌套;反之NESTM位清零，禁止中断嵌套。,2.中断嵌套(续),注意NESTM1时，允许在中断服务过程中处理高优先级的中断，但对同级或者低优先级的中断请求不予处理。,3.多处理器向量中断,在多处理器系统中，ADSPSHARC系列处理器支持多处理器向量中断，通过向量中断寄存器（VIRPT）的设置，允许外部主机或者其它主机向VIRPT寄存器中写入一个新的向量地址。注：多处理器向量中断不作为本课程讲解的重点，大家了解就可以了。,4.定时器,在ADSP21160内部只有一个可编程定时器，用来实现以下功能:1.产生定时事件2.实现计数事件3.产生标准脉冲4.中断处理器5

13、.测量输入脉冲,定时器的使用和设置方法,ADSP21160通过对内部寄存器：TCOUNT（计数寄存器）TPERIOD（周期寄存器）两个寄存器进行编程，从而在TIMEXP引脚 产生定时脉冲输出；同时产生两个定时中断：TMZHI(高优)和TMZLI(低优)。,定时器的使用和设置方法（续）,定时器的启动和禁止：是通过设置MODE2的TIMEN位来完成；如果该位被置1，启动定时器；如果该位被清零，禁止定时器。,注意：在启动定时器之前，应该先将TCOUNT和TPERIOD寄存器设置好。例如：,TPERIODN1；/间隔周期数TCOUNTPERIOD；/初始化TCOUNTBIT SET IMASK 0 x

14、10；/允许定时中断BIT SET MODE1 0 x1000；/全局中断使能BIT SET MODE2 0 x20；/定时器使能 INTW：IDEL；/程序在本条语句和下条语句JUMP INTW；/之间循环等待中断产生,ADSP21160中断向量表,ADSP21160中断向量表续,ADSP21160中断向量表续,中断向量编程示例,.section/pm seg_rth;_lib_ EMUI:NOP;NOP;NOP;NOP;/对于ADSP2106该位保留_lib_RSTI:NOP;jump start_ID2;NOP;NOP;_lib_ IICD:NOP;NOP;NOP;NOP;/对于ADSP

15、2106该位保留_lib_SOVFI:RTI;RTI;RTI;RTI;_lib_TMZHI:NOP;JUMP timer_int;NOP;NOP;_lib_VIRPTI:RTI;RTI;RTI;RTI;_lib_IRQ2I:RTI;RTI;RTI;RTI;_lib_IRQ1I:RTI;RTI;RTI;RTI;_lib_IRQ0I:RTI;RTI;RTI;RTI;NOP;NOP;NOP;NOP;/该位保留_lib_SPR0I:RTI;RTI;RTI;RTI;_lib_SPR1I:RTI;RTI;RTI;RTI;,中断向量编程示例续,_lib_SPT0I:NOP;JUMP STx0_int;NOP

16、;NOP;_lib_SPT1I:NOP;JUMP STx1_int;NOP;NOP;_lib_LP2I:RTI;RTI;RTI;RTI;_lib_LP3I:RTI;RTI;RTI;RTI;_lib_EP0I:RTI;RTI;RTI;RTI;_lib_EP1I:RTI;RTI;RTI;RTI;_lib_EP2I:RTI;RTI;RTI;RTI;_lib_EP3I:RTI;RTI;RTI;RTI;_lib_LSRQ:RTI;RTI;RTI;RTI;_lib_CB7I:RTI;RTI;RTI;RTI;_lib_CB15I:RTI;RTI;RTI;RTI;_lib_TMZLI:RTI;RTI;RTI;

17、RTI;.ENDSEG;,中断向量表在存储区中的存放位置,中断向量表可以放在DSP内部存储区，也可以放在DSP外部存储区，随DSP芯片型号的不同而不同；ADSP21160M内部存储区中断向量表的基地址为0 x00040000，而外部存储区基地址为0 x00800000；,DMA（Direct Memory Accessing）,利用DMA控制器，可以实现以下几种类型的数据传输,ADSP21160内部结构图,ADSP21160的I/O处理器结构图,IOP内部结构框图,ADSP21160的DMA通道与数据缓冲区,DMA传输的优先级,由于ADSP SHARC系列处理器提供了多个DMA通道，在某一个时

18、钟周期可能会出现多个DMA通道的请求，处理器则采用了优先级机制控制为DMA通道服务。上表中从上到下优先级逐渐降低，DMA通道0优先级最高，其中除了串行口对应的DMA通道采用固定优先级外，链路口和外部口既可以设置为固定优先级，也可以设置为循环优先级。如果设置为固定优先级，仍遵循表中通道号顺序，从上到下优先级逐渐降低。当然，此时也可以通过指定另一个通道为最高优先级，重新定义外部口的固定优先级次序。链路口和外部口的循环优先级可以通过对SYSCON寄存器的LDCPR位或DCPR位进行设置。,DMA参数寄存器,IIx，IMx，Cx，CPx，GPx，EIx，EMx，ECx，DAx，DBx,1.内部参数寄存

19、器：IIx，IMx，Cx，CPx，GPxIIx内部索引寄存器：存放相对于内部存储器基地址的偏移地址IMx内部修改寄存器Cx计数寄存器：16位，对传输次数减计数，初始为数据块长度,每传输一个数据，自动减1，减到零时，产生该DMA中断CPx链式指针寄存器，用于链式DMA操作GPx通用寄存器，通常也用于链式DMA操作,DMA参数寄存器续,2.外部参数寄存器：1)EIx，EMx，ECx 用于外部口DMA通道的32位参数寄存器，它们的功能和内部参数寄存器类似。EIx 外部索引寄存器；EMx 外部修改寄存器；ECx 外部计数寄存器；2)DAx，DBx是两个16位的维数寄存器，用于串行口和链路口DMA通道，

20、存放二维DMA传输的阵列地址，当然也可以用于一维DMA操作。,DMA控制寄存器,1.外部口DMA控制寄存器 DMACx控制外部口各个DMA通道的操作模式，可配置成5种模式。具体位定义略。1）主机模式 2）同步主机模式 3）从机模式 4）握手模式 5）外部握手模式,DMA控制寄存器,2.串行口DMA控制寄存器串行口发送和接收控制寄存器：STCTLxSRCTLx(x=01)上述两个寄存器中与DMA控制相关的位如下表,DMA控制寄存器,3.链路口DMA控制寄存器LCTLx：与DMA控制相关的位列表,DMA通道的建立,外部口DMA传输通道的建立(1)首先设置DMA参数寄存器:IIx，IMx，Cx，CP

21、x，EIx，EMx，Ecx;(2)定义内部存储器缓冲区:缓冲区大小、起始地址、地址增量、外部口寻址区间、地址增量等;(3)然后设定DMA通道控制寄存器:定义数据传输方向、数据打包模式、握手模式、并使能DMA传输;上述设定结束后，DMA数据就自动开始从后台传输，直到数据传输完毕，产生DMA中断。,DMA通道的建立续,2.I/O口DMA传输通道的建立(1)首先要配置I/O口;(2)然后设定内部存储区DMA参数寄存器;(3)最后设置I/O口控制寄存器，定义数据传输方向，数据格式，并使能DMA传输。I/O数据传输过程：接收数据当数据到达I/O口缓冲区时，I/O口自动将数据送到内部存储区；发送数据自动从

22、内部存储区将数据取出送到I/O口缓冲区，进行发送。,链式DMA传输简介,链式DMA传输：就是允许ADSP SHARC系列处理器在一次DMA传输完成后自动将DMA参数寄存器载入新值，开始一次新的DMA传输。上述特性使得处理器在无须处理器核干预的情况下进行无限制的多重DMA传输，但每个DMA操作有不同的属性。,二维DMA传输简介,二维DMA模式可以将存储区中的传输数据块当作一个数据阵列，因而对那些执行矩阵操作的DSP算法非常有用，可以大大简化程序设计，提高算法执行效率。二维DMA模式只适用于链路口和串行口所对应的DMA通道。二维DMA模式设置方法将链路口或串行口的控制寄存器中L2DMA位或D2DM

23、A位置1，并使能DMA传输。,串行口,在我们讲解DSP串口之前，还是让我们回顾一下RS232C串行口。1.为什么RS232C串行口被如此广泛的应用？2.RS232C所采用的核心芯片是什么？3.RS232C扩展(1)RS485(2)RS442,ADSP处理器串行口,ADSP SHARC系列处理器有两个独立的同步串行口SPORT0和SPORT1，为与外部数字或模拟器件连接提供了一种灵活、简捷的I/O接口；每个串行口都有自己的一套控制寄存器和数据缓冲区，而且支持可编程的串行时钟和帧同步选择。,ADSP SHARC串行口的功能,(1)每个串行口都有独立的发送与接收通道，能够同时进行全双工收/发数据；(

24、2)为与外设接口双向通信提供了6条或者8条简捷的硬件连接线；(3)具有双数据缓冲结构；(4)发送或者接收数据时，有集成的可选硬件压扩(A律或u律)功能；,ADSP SHARC串行口的功能续,(5)能实现与内部处理器间在ADSP核控制下的中断触发的单字传输；(6)每个串行口都支持两种传输模式：DMA块传输和单字传输，实现串行口与内部存储器间的数据发送或接收；(7)支持多种操作模式：标准模式、IZS模式和TDM接口的多通道模式；(8)可编程实现332位数据传输，可以先传高位或者先传低位,ADSP21160的串行口内部结构图,串行口的引脚描述,ADSP21160每个串行口共有6个引脚如下：,串行口控

25、制寄存器和数据缓冲表,串行口控制寄存器和数据缓冲表续,串行口发送和接收控制寄存器,串口模式的设置:从上面的表格可以了解到(1)串口控制寄存器是IOP寄存器;(2)对于每一个串行口都有自己一套独立的控制寄存器，可以利用处理器核寄存器对这些寄存器进行读写;注:（1）对串口寄存器写入新的值存在一个周期的延迟，（2）对于串行口的使能，要经过两个输入时钟周期，串行口才能开始发送或接收数据。,串行口发送控制寄存器STCTLx位定义表,在标准模式下数据格式：,在多通道模式下数据格式：,串行口发送控制寄存器STCTLx位定义表续,ADSP串行口设计和编程注意事项,注意1，我们在编程时，首先是设置控制寄存器，使

26、能同步串行口传输，然后如果是发送数据，只需把数据送入TX缓冲区；如果是接收数据是从RX缓冲区取数。注意2，DSP的SPORT不是我们学习IBM PC硬件接口电路时所讲的UART，所以不能直接和一个RS232设备通讯。注意，有两种方法可以复位SPORT串行口。一种是利用RESET引脚硬件复位法，另一种是通过对STCTLx和SRCTLx寄存器中串行口使能位SPEN位的清零，进行软件复位SPORT串行口。,串口模式的设置,首先串口控制寄存器是IOP寄存器(存储器映射寄存器，所以不能直接和存储器交换数据，须处理器核寄存器作为中介)，对于每一个串行口都有自己一套独立的控制寄存器，可以利用处理器核寄存器对

27、这些寄存器进行读写，但应注意的是，对这些寄存器写入新的值存在一个周期的延迟，对于串行口的使能，要经过两个输入时钟周期，串行口才能开始发送或接收数据。,串行口的应用编程,串行口的应用编程，关键就是对发送控制寄存器（STCTLx）和接收控制寄存器（SRCTLx）的设置，上述两个寄存器的位除2128有所不同外，基本上相对应。当需要重新设定串行口的操作模式时，应首先将串行口控制寄存器清零，然后再写入新的控制数据。,串行口发送、接收时钟频率计算公式,fRCLK 串行口接收时钟频率；fTCLK 串行口接收时钟频率 TCLKDIV发送分频系数；RCLKDIV接收分频系数fCCLK 处理器核时钟频率；,串口帧

28、同步频率,(1)每来一个时钟脉冲，就会传输1位数据。(2)在每个字或者数据块发送或者接收的开始，串口要产生帧发送同步信号TFSx或者RFSx。(3)内部产生帧同步信号可以通过配置TDIVx和RDIVx寄存器的TFSDIV,RFSDlV位来设定帧同步信号的频率。(4)帧同步分频系数表示有多个接收发送时钟就产生一个帧同步脉冲TFS或RFS。,帧同步频率计算公式,fTFS 发送帧同步频率；fRFS 接收帧同步频率fTCLK 串行口发送时钟频率；fRCLK 串行口接收时钟频率TFSDIV发帧同步分频系数；TFSDIV收送帧同步分频系数,1.串口发送控制寄存器配置举例,SPEN=1 串口使能DTYPE0

29、0(b)标准模式，数据采用右对齐，未用的高位填0SENDN=0 先传高位数据SLEN01111 串行数据长度选择，字宽15116位字长PACK0 不使能16位到32位数据字打包ICLK1 内部产生传输时钟CKRE1 采样数据/帧同步信号的时钟边沿选择，1上升沿有效TFSR1 每个发送字都有帧同步信号ITFS1 内部产生帧同步,1.串口发送控制寄存器配置举例续,根据上述要求编写如下语句：r00 x000274f1;dm(STCTL0)=r0;,2.计算串行口发送时钟频率（fTCLK）和发送帧同步频率（fTFS）,串口发送分频寄存器（TDIV0）设置 r0=0 x00110003;dm(TDIV0

30、)=r0;计算串行口发送时钟频率（fTCLK）和发送帧同步频率（fTFS）：由于寄存器TDIV0被设置为0 x00110003，可以查知发送时钟分频系数TCLKDIV3，发送帧同步信号分频系数TFSDIV17则根据串行口的时钟频率计算公式求得如下：串行口发送时钟频率fTCLK=其中fcclk表示系统核时钟同时由公式：TFSDIV得：帧同步频率fTFS MHz,串行口操作模式,串行口自环操作模式：当我们将串行口的接收控制寄存器SRCTL的位SPL置1，就将该串行口配置为内部自环连接模式。标准模式：当我们将SRCTLx串口接收控制寄存器的MCE位置0，则串口就工作在标准模式下。标准模式主要用于DS

31、P与其它外设或ADSP芯片间通讯。I2S模式：是飞利浦公司提出的一种标准3线串行总线接口协议，用于传输两通道的脉冲编码调制数字信号。多通道模式：主要是允许串行口在时分复用的串行系统中进行多通道通讯。,ADSP SHARC系列处理器链路口,ADSP的链路口主要是用来实现DSP和DSP，DSP和外设进行无缝连接用的，也可以用在DSP复位时进行引导系统，用来引导DSP时通常使用的是链路口4（共有6个链路口）。所有链路口可以同时工作，在DSP与DSP之间进行点对点的双向数据并行传输。由于链路口通讯协议比较简单，并且具有较高的数据传输率，因此是多处理器间一种有效的通讯方式。,ADSP SHARC系列处理

32、器链路口,链路口具有以下特性：(1)所有链路口可以同时或者独立地进行操作；(2)链路口问传递的数据可以打包成32位或48位，处理器核可以访问链路口，链路口也可以与片内存储器间进行DMA传输；(3)外部主机也可以直接读或者写链路口；(4)每个链路口有双缓冲的发送或接收寄存器；(5)链路传输有可编程的时钟和确认信号，而且每个链路口都有专门的DMA通道支持；(6)为DSP问提供高速、点对点的数据传输，用链路口传输，多处理器间连接可以组成13维处理器网路。,主机接口,ADSP SHARC系列处理器提供了丰富的控制信号，只需很少的硬件和软件开销，就可以实现处理器与标准的8位(ADSP21065L支持)、

33、16位或32位处理器的总线相连，并以同步或异步方式传输数据(ADSP210651L只支持异步传输)。而且主机可以使用不同的时钟频率。异步传输的最高传输速率可达处理器输入时钟频率。,主机接口,利用主机接口，可以实现以下功能：1.可以控制处理器和处理器的外部总线，访问任何处理器资源；2.可以读写处理器的IOP寄存器，以及EPBx FIFO缓冲区，完成对处理器操作模式的配置，以及建立DMA传输等；3.利用外部口DMA通道，可以实现主机与处理器之间的程序与数据传输；4.可以将主机的8位、16位或32位主机数据打包成32位或48位内部数据；5.使用处理器内部消息和向量中断能确保主机命令的有效执行；6.能

34、控制与监控处理器的操作；7.在多处理器系统中，主机对主从处理器都可以访问。,同步串行通讯,所谓同步串行通讯，指的就是每一个数据位的发送是严格和一个时钟脉冲同步，每个时钟脉冲(TCLKx)发一位数据这就要求每一个串行口都有自己的发送和接收时钟引脚（TCLKx和RCLKx），我们通过对TDIVx，RDIVx两个寄存器的设置来配置内部串行时钟频率。此外我们也可以用一个帧同步信号来标识一个字或一个字块的开始，发送和接收帧同步信号用TFS和RFS表示，同样内部帧同步频率也是通过对TDIVx和RDIVx两个寄存器的设置来配置的。,返回1,串行口A律、u律压扩,所谓数据压扩就是利用对数编码、解码算法对数据位进行最小化处理。A律压扩：是将13位线性码压缩成8位。u律压扩：是将14位线性码压缩成8位。,返回1,在标准模式下数据格式：,返回1,