实时数字信号处理与DSP芯片31张.ppt

《实时数字信号处理与DSP芯片31张.ppt》由会员分享，可在线阅读，更多相关《实时数字信号处理与DSP芯片31张.ppt（31页珍藏版）》请在三一办公上搜索。

1、1,DSP 原理及应用,2,什么是DSP芯片,DSP：Digital Signal ProcessingDSPs:Digital Signal processors内部采用程序和数据分开的哈佛结构；具有专门的硬件乘法器；广泛采用流水线操作；提供特殊的DSP指令；适用于快速实现各种数字信号处理算法。,3,4,实时性的要求（一）：系统必须在有限的时间内对外部输入信号完成指定的操作，即信号的处理速度必须大于或等于信号的输入速度。,5,IP电话（voice over IP）,6,电动机方向舵,实时性的要求（二）从信号输入到结果输出的延迟必须足够小，即响应时间满足系统的要求。,7,医 疗 诊 断,8,9

2、,为什么要用DSP芯片，而不是模拟器件来对信号进行处理？,模拟电路的性能要取决于温度等环境因素。而数字滤波器则基本上不受环境的影响。DSP易于在非常小的宽容度内进行计算，因为其性能并不取决于性能离散的器件组合。一个模拟电路一旦制造出来，其特性（例如通带频率范围）是不容易改变的。使用DSP实现数字信号处理，就可以通过对其重新编程来改变系统的特性。,10,11,12,DSP与通用处理器的比较,1 对密集的乘加法运算的支持,2 存储器结构,3 零开销循环,4 定点，浮点计算,6 执行时间的预测,5 专门的寻址方式,8 开发工具的要求,7 多处理器接口,9 JTAG（Joint Test Action

3、 Group）标准测试接口（IEEE 1149标准接口）,13,DSP芯片的第一步,1978 AMI公司 1979 美国Iintel公司第一个单片DSP芯片。但是这两种芯片内部都没有现代DSP芯片所必须的单周期指令功能。1980年。日本NEC公司 PD7720 第一个具有乘法器的商用DSP芯片。1982 日本Hitachi公司 浮点DSP芯片（CMOS工艺）。1983 日本Fujitsu公司 指令周期120ns，双内部总线第一个高性能的浮点DSP芯片应是AT&T公司于1984年推出的DSP32。,14,第一代（1982）TMS320C1x；第二代 TMS320C2x；第三代 TMS320C3x

4、；第四代 TMS320C40/C44；第五代 TMS320C50/C51/C52/C53；第六代 TMS320C6000；还有多种不同领域的DSP芯片（P13 图1.1）,目前最成功：美国德克萨斯仪器公司（TexasInstruments，TI）,15,发展趋势,从运算速度来看，MAC（一次乘法和一次加法）时间已经从80年代初的400ns（如TMS32010）降低到40ns（如TMS32C40），处理能力提高了10多倍。内部关键的乘法器部件从1980年的占模区的40左右下降到5以下，片内RAM增加一个数量级以上。从制造工艺来看，1980年采用4的N沟道MOS工艺，而现在则普遍采用亚微米CMOS

5、工艺。引脚数量从1980年的最多64个增加到现在的200个以上，引脚数量的增加，意味着结构灵活性的增加。DSP芯片的发展，使DSP系统的成本、体积、重量和功耗都有很大程度的下降。,16,DSP厂商的芯片（一）,17,DSP厂商的芯片（二）,18,DSP芯片的四大家族,Analog Devices ADSP-21xx TigerSharc DSP SHARC DSP Lucent DSP-16xx DSP16000 Motorola DSP-56800 DSP 563xx Lucent/Motorola StarCore SC100 Texas Instrument TMS320C2000 TM

6、S320C5000 TMS320C6000TMS320DM640OMAP,19,Analog Devices ADSP-21xx TigerSharc DSPSHARC DSP16-bitDSP，支持定点和浮点运算 带8-bit保护位的40-bit ACC单周期执行指令多数指令 可以条件执行 VLIW（超长指令字）结构可以在一个机器周期内执行四条指令 该系列DSP具有SIMD（单条指令多个数据）的能力 内部集成有大容量的SRAM（第一个TigerSharc DSP集成了6 Mbit的RAM）ADI公司的软硬件开发工具：VisualDSP集成开发环境,20,Lucent DSP-16xx DSP

7、 16000 16-bit定点DSP 具有16316-bit的乘法器 36-bit的ALU/移位器 所有片种都有片内ROM 工作在2.7-4.75V 双MAC单元 支持16332-和32332-bit的乘法ALU 支持16-、32-、40-bit运算 X和Y存储器具有32-bit数据宽度软件工具：ANSI C 编译器、汇编器、连接器、调试器和软仿真器。用TargetView通信系统通过JTAG来作独立的或连网的硬件仿真可以图形化地显示通过DSP的数据流。这样，用户可以观察到处理器中没有充分使用的部分，修改代码来提高效率。Synopsys COSSAP,Cadence SPW,以及 Mathwo

8、rks Matlab 等第三方的工具。,21,Motorola DSP-56800 DSP 563xx16，24-bit定点DSP 带有控制功能的DSP 可以中断的硬件do循环 七级流水，具有条件ALU指令 以寄存器为基础的结构 与核执行单元并发的六通道DMA操作 多数器件工作于3.3V，并兼容5V的I/O；有些器件工作于1.8V,兼容3.3V的I/O，工作于2.7V和70MHz 与核并行工作的滤波器协处理器 使用OnCE口，通过JTAG接口作片上仿真。CodeWarrior提供集成的开发环境。,22,Lucent/Motorola StarCore SC10016-bit定点DSP核 DSP

9、结构可以升级 可变长度指令提高代码的效率和并行性 更好的C程序编译器,23,TMS320C5000结构特点16-bit定点DSP C55x有双MAC单元；C54x有单MAC单元 C55的指令长度可变，且没有排队的限制 C55x有12组总线；C54x有8组总线 工作于0.9V和300MHz 综合介绍C55x和C54x源代码兼容，而C5x和C2x源代码兼容。C54x关注于低功耗，而C55x则将低功耗提到一个新水平：300MHz的C55x和120MHz的C54x相比，性能提高5倍，而功耗则降到六分之一。,24,TMS320C6000结构特点第一块C64x可以达到750MHz 超长指令字（VLIW）结

10、构具有与RISC类似的特点 C编译器与结构结合紧密 8个功能块提高了并行性 综合介绍TI的TMS320C6000是基于超长指令字（VLIW）结构的通用DSP系列。该结构包括定点的C62x、浮点的C67x和新的C64x。C64x和C62x代码兼容，但结构有显著的加强，其初期的工作频率可达750MHz。C67x在C62x八个功能块中的六个上增加了浮点功能，因此其指令集是不同的。,25,TMS320DM64x DSPs特点针对视频进行优化的 VC1/WMV9 Full D1 SD 解码 MPEG-2 MPML SD 解码 MPEG-4 ASP Full D1 SD 解码 专用视频处理子系统 后端集成

11、 OSD，四个视频 DAC，24 位数字 RGB 输出 C编译器与结构结合紧密。前端图像缩放工具、影像处理引擎、16 位数字输入。视频编码/解码定点数字信号处理采用达芬奇技术综合介绍TMS320DM64x 架构是一款高度集成的片上系统(SoC)，集成了数字视频所需的许多外部组件，使硬件材料清单成本降低了 50%。DM64x 器件建立在 TI 性能卓越的 TMS320C64x+DSP 内核基础之上，ARM926 处理器、视频加速器、网络外设及外部存储器存储设备接口等都专门为视频功能进行了调节。TMS320DM6443 针对视频编码及解码应用进行了调优，可提供数字视频解码所需要的全部组件，包括带集

12、成式图像缩放工具及画中画(OSD)引擎的模拟及数字视频输出。TMS320DM6446 则特别适合视频编码与解码，其专门的视频处理前端添加了视频编码功能，能够捕获各种数字视频格式。,26,达芬奇（DaVinciTM）技术介绍,达芬奇技术是业界第一款集成了 DSP 处理器、软件、工具以及技术支持的综合型解决方案。适用于开发优化的数字视频终端设备。达芬奇技术由组件优化构成，这些组件可以使数字视频终端设备相互支持：达芬奇处理器达芬奇处理器基于业界最高性能的 DSP 平台TI TMS320C6000，其充分利用了 TI 最新的 C64x+DSP 内核。达芬奇处理器包含基于可扩展、可编程 DSP 的 So

13、C（可从 DSP 与 ARM 内核进行定制），同时还包含优化的加速器与外设，以全方位满足各种数字视频终端设备对价格、性能以及功能等多方面的需求。,27,达芬奇软件 运行于达芬奇处理器之上的达芬奇软件将充分利用芯片资源，其内置于可配置的框架内，并通过流行操作系统内部已公布的 API 提供，以实现快速的软件实施。视频、影像、音频及语音编解码器，G.729ab等视频、影像、音频以及语音编解码器操作系统达芬奇技术最初支持 Linux 操作系统，未来会陆续实现对诸如 WinCE 等其它流行操作系统的支持。应用编程接口(API)这些 API 可结合 DSP 与 ARM 软件开发人员双方的最大优势。在 DS

14、P 平台针对 DSP 专家保持开放性的同时，ARM 软件开发人员可以根据 API 进行编程，同时确保新一代数字视频处理所需要的编解码器流行组合能够相互配合并适合特定视频应用。框架达芬奇软件框架可确保所有基于 DSP 的 SoC 软硬件组件都能够无缝地协同工作。达芬奇开发工具ARM/DSP 集成开发环境(IDE)、Code Composer Studio IDE,28,达芬奇处理器可针对以下数字视频应用进行定制，如：数码相机可视电话IP 机顶盒 车载信息娱乐系统视频安全监控系统便携式媒体播放器医疗影像 用于新兴应用的网络视频,29,30,性能指标：CPU：TMS320C6701/6201 up

15、to 250MHzRAM：8Mb(3.5ns/250 MHz Access/Cycle)256Mb(6.0ns/166 MHz Access/Cycle)Flash ROM：16MbInterface：Mechanism:PC104Electric Level TTL(+5.0V)and LVTTL(+3.3V)compatibility with BUFFER and DRIVERSize：88.0L x 93.5W x 19.0H(mm)Power：DC+5.0V 5%，3ATemperature：20C to+70C,31,TMS320C6201/6701数字信号处理器核心板有效地解决了高速电路设计的诸多问题。DSP应用系统开发人员可以直接将该平台作为应用系统中的一个模块，进行二次开发。使用DSP像单片机一样容易。,