半导体表面特性及MOS电容.ppt

《半导体表面特性及MOS电容.ppt》由会员分享，可在线阅读，更多相关《半导体表面特性及MOS电容.ppt（63页珍藏版）》请在三一办公上搜索。

1、第 7 章,半导体表面特性及MOS电容,7.1 半导体表面和界面结构7.2 表面势7.3 MOS结构的电容电压特性7.4 MOS结构的阈值电压,硅-二氧化硅界面中存在的 不利因素和消除措施MOS结构中C-V曲线揭示了 氧化层等器件质量性能阈值电压表征半导体表面反型状态，它是MOS器件的基础,7.1 半导体表面和界面结构,半导体器件的特性与半导体表面特征性质有特别重要的联系。在超、特大集成电路迅速发展的今天，半导体器件的制造相当多是在很薄的一层表面内完成的（几个微米甚至更小），因而，如何有效控制和完善半导体的表面质量，从而进一步利用半导体表面效应，可用来制造例如MOS（金属-氧化物-半导体）器件

2、、CCD（电荷耦合器件）、LED（发光二极管）、LCD（液晶显示）、半导体激光等表面发光器件，以及太阳能电池等表面感应器件。,理想表面（清洁表面）,原子完全有规则排列所终止的一个平面。,表面排列整齐的硅原子与体内的硅原子形成共价键，但由于表面价键处于所谓“悬挂键”的空置状态，其状态极其不稳定，表面很容易吸附一些其他原子例如空气中的氧原子而形成氧化层。,真实表面,用物理或化学方法形成的半导体表面，暴露在空气中，存在氧化层或吸附其他原子。表面存在“悬挂键”，对电子有受主的性质，存在一些可以容纳电子的能量状态，称为“表面能级”或“表面态”。表面能级在禁带中靠近价带顶的位置，准连续。,表面能级密度,单

3、位面积所具有的表面态的数目。cm-2,表面费米能级(EF)S,载流子填充表面能级的状态。电子填充带负电；空穴填充带正电。,内表面,真实表面存在天然氧化层，半导体与天然氧化层的交界面；内表面能级密度比原子密度小好几个数量级。,外表面,天然氧化层与外界接触的交界面。,快态能级,在毫秒甚至更短的时间内完成与体内交换电子。（内表面）,需较长时间完成与体内交换电子。（外表面）,慢态能级,Si-SiO2界面的结构,利用热生长或化学汽相淀积人工生长的SiO2可有厚达几千埃（10-10m），外表面能级几乎无法与体内交换电子，Si-SiO2界面有别于理想表面和真实表面，慢态能级和外界气氛对半导体内的影响很小。S

4、iO2常用作MOS结构中的绝缘介质层，器件有源区之间场氧化隔离，选择掺杂的掩蔽膜，钝化保护膜等。,硅-二氧化硅界面，二氧化硅层中，存在一些严重影响器件性能的因素，主要是氧化层中可动离子，固定氧化层电荷，界面陷阱，以及辐射、高温高负偏置应力会引起附加氧化层电荷的增加等。,可动离子,在人工生长的二氧化硅层中存在着一些可移动的正电荷，它们主要是沾污氧化层的一些离子。刚沾污时，这些正离子都在氧化层的外表面上。在电场及温度的作用下，它们会漂移到靠近硅-二氧化硅界面处，在硅的表面处感应出负电荷，对器件的稳定性有很大的影响。其中最主要的是钠离子（Na+），它在二氧化硅中进行漂移的激活能很低，因此危害很大。,

5、为了防止和去掉钠离子沾污的影响，除了严格执行工艺规定防止离子沾污外，提高制备材料（如化学试剂、气体等）的纯度，改进工艺装备和方法，是获得稳定的MOS器件的重要手段。目前有两种工艺被广泛应用：磷稳定化和氯中性化。磷稳定化即二氧化硅外部形成磷硅玻璃，扩散中可动钠离子总是进入氧化层中的富磷区，一旦离子被陷在磷硅玻璃中，即使回到室温，它仍会保持被陷状态，保证二氧化硅内碱金属离子最小状态。氯中性化在即生长二氧化硅层时，将少量氯化合物一起反应生成一种新的材料，它是位于氧化层-硅界面的氯硅氧烷，当钠离子迁移到氧化层-硅界面时会被陷住中和，实现稳定化。,实验表明硅-二氧化硅界面附件的二氧化硅一侧内存在一些固定

6、正电荷，它们大致分布在近界面100的范围内。对半导体表面的电性质有重要的影响。其特点可总结分析如下：（1）固定电荷与氧化层厚度、半导体掺杂浓度、掺杂类型无关；（2）固定电荷受不同晶向影响而变化，其密度（111）表面最大，（100）表面最小，两者比例大约为3：1；（3）固定电荷密度与氧化条件（如氧化气氛、炉温）紧密相关，温度上升固定电荷密度则近似线性下降。值得注意，当氧化过程中经过不同温度条件生长氧化层，其固定电荷由最终温度决定；（4）氧化过硅片在氩气或氮气气氛中退火（加热）足够长的时间，不管其生长氧化层温度高还是低，总可以获得最小固定电荷密度值。,固定正电荷,先生长的氧化层却是留在外表面，而后

7、生长的氧化层则是留在与硅接触的内表面，即界面处，这也就是界面处固定电荷为什么由最终氧化温度决定的道理（氧化温度越低，固定正电荷密度越大）。减少固定电荷的标准工艺，即在惰性气体中退火，图中可见它的QF（单位栅面积固定电荷）值最小。,界面陷阱（界面态）,界面陷阱一般分布于整个禁带范围内，有的甚至可以高于导带底（EC）和低于价带顶（EV）。,界面陷阱可以是施主型的，也可以是受主型的。,产生界面陷阱主要由于半导体表面的不完全化学键或所谓“悬挂键”引起的。界面价键在形成氧化层时，没有被饱和而悬挂着，就会变成界面陷阱。,（1）界面陷阱密度在（111）表面最大，在（100）表面最小，禁带中央其界面态比例大约

8、为3：1；（2）界面陷阱在干氧气氛中氧化后，其密度较高，禁带中央为10111012/cm2eV，氧化温度越高，界面态密度越大；（3）在较低温度（500）含氢气气氛中退火可以减小界面态密度，禁带中央为1010/cm2eV，但是在惰性气氛高温（600）下退火却不能降低；（4）界面陷阱密度在禁带中央的区域基本不变，在靠近价带顶和导带底边缘增长很快。且数目相等、电性相反，即导带下应该是施主型界面态，价带上应该是受主型界面态。,减小界面态的方法除了氢气退火外，还可用金属后退火工艺，在金属后退火温度下活性栅材料（铝）会在氧化层表面与水蒸气反应，释放出氢原子，它会通过二氧化硅层与悬挂键结合，从面减小界面态密

9、度。,界面态能量分布和退火前后界面态密度比较,电离陷阱,固态器件中辐射损伤一直是航空和军事应用上碰到的主要问题。有些损伤会直接导致失效，而更多的可能使器件和系统退化，影响其性能和使用。辐射损伤的主要过程：首先在氧化层中产生电子-空穴对，其一部分会立刻复合，剩余部分在氧化层中电场作用下分离，电子和空穴沿相反方向加速，由于电子的迁移率比空穴大，电子会迅速离开氧化层（纳秒数量级），而空穴由于跃迁一段时间后到达Si-SiO2界面，它会与来自硅的电子复合或在深能级处被陷住，一旦陷住后，就类似于固定电荷（称之为电离陷阱）。同时，辐射还能增加界面态。,热退火可以很容易地去除如离子注入、电子束蒸发、等离子溅射

10、等工艺过程中的辐射损伤，但制备后的器件中实际恢复是相对有限的，因此更可取的方法是对器件进行“加固”。例如：栅氧化温度低于1000来加固氧化层，使辐射的敏感度降低。铝屏蔽加固可阻止大多数空间带能粒子，并增大MOS场效应管的阈值电压，减弱辐射造成栅电压变化对阈值电压的影响。,7.2 表面势,我们已经对Si-SiO2界面的电荷情况作了详细讨论。再在氧化层上进一步淀积一层金属（通常是铝）就构成所谓MOS结构，它是目前制造器件的基本结构形式。,中间绝缘层（SiO2）将金属板和半导体两个电极隔开。,绝缘体内无任何电荷且完全不导电，金属与半导体功函数差为零，绝缘体与半导体界面不存在任何界面态。如图，V=0时

11、，其能带情况，图中金属功函数为qm，半导体功函数为qS，两者的差为零，q为电子亲和力，而qF为费米能级与本征费米能级的能级差。,理想状态,空间电荷区,实际MIS结构就可看作一个平行板电容器。我们从上面图中得知，在不加电压情况下，其能带是平的（平带状况），当两端加一定电压后，金属和半导体两个面将被充电，它们所带电荷符号相反，电荷分布也不一样。金属中电荷分布在一个原子层的厚度范围内；而半导体中，由于自由载流子密度要低得多，电荷必定在一定厚度的表面层内分布，这个带电的表面层称空间电荷区。,空间电荷区表面到内部另一端，电场从最大逐渐减弱到零，其各点电势也要发生变化，这样表面相对体内就产生电势差，并伴随

12、能带弯曲，常称空间电荷区两端的电势差为表面势S。,表面势,MIS结构加正向电压时，金属侧积累正电荷，在半导体表面一薄层内便形成了一个负的空间电荷区，同时形成了一个方向指向半导体内部的表面电场。也可以说在半导体表面存在一个电势差，各点的静电势(x)逐渐下降。到达电中性后，各点静电势保持相等，如图(a)所示。图中体内的电势取为零，S称为表面电势，对于负空间电荷的情况，表面势为正的，E为表面电场。从能带的观点看，表面的能带将发生弯曲。由于电子的电势能为-q(x)，因此能带自半导体内部到表面向下弯曲。图(b)表明负空间电荷区表面能带向下弯曲的情况。此时，表面与体内达到了热平衡，具有共同的费米能级；空间

13、电荷区中的负电荷恰好与金属中的正电荷相等。,MIS结构加反向电压时，金属侧积累负电荷，半导体表面一层便形成正的空间电荷区。此时，表面势S是负的，表面电场由半导体指向外界，表面的能带向上弯曲，如图所示。,表面积累,（对P型半导体而言）,施加一个负电压（V0）于金属平板上时，半导体表面将产生超量的正载流子（空穴），表面势为负，表面能带向上弯曲，如图（a）所示。半导体表面向上弯曲的能带使得Ei-EF的能级差变大，价带顶逐渐移近甚至超过表面费米能级，进而提高空穴浓度，造成表面空穴堆积，此种情况称为表面积累。与之对应电荷分布如右半部分所示，其中，QS为半导体中每单位面积的正电荷量，而Qm为金属中每单位面

14、积的负电荷量，它们的数量是相等的，符号相反。,表面耗尽,施加一个正电压（V0）于金属板上时，表面势为正值，表面处能带向下弯曲，如图（b）所示。这时越接近表面，价带顶离费米能级越远，价带中空穴浓度随之降低。并且，外加正电压越大，能带向下弯曲越深；越接近表面，空穴浓度比体内低得多，表面层的负电荷基本上等于电离受主杂质浓度，这种情况称表面耗尽。半导体中每单位面积的空间电荷QSC的值为qNAW，其中W为表面耗尽区的宽度。,表面反型,施加一个更大正电压时，表面处能带进一步向下弯曲，如图（c）所示。表面处费米能级位置高于禁带中央能级Ei，也就是说，费米能级离导带底比离价带顶更近一些，这意味着表面处性质发生

15、根本性变化，表面电子浓度超过空穴浓度，表面导电类型由空穴型转变成电子型，这种情况称表面反型。反型层Xi发生在近表面，且厚度很薄，而紧靠其内部还夹着一层耗尽层，厚度比反型层大很多。,对于N型半导体，同样可证明：金属电极加正电压为电子积累；加小负电压为耗尽状态；而负电压进一步增大时，表面空穴堆积出现反型层。,7.3 MOS结构的电容-电压特性,金属-氧化物-半导体（MOS）结构中，实际氧化物就是绝缘体，它完全类同于MIS电容，是一种特例，称MOS电容。由于制造MOS器件必然采用这种结构，因而MOS电容成为集成电路中制造电容首选，而其寄生性同样是引起器件性能下降的原因所在。所以，对这一结构的研究分析

16、，从来就没有停止过。,理想MOS电容,金属-半导体功函数差为零；氧化层及界面电荷为零；界面态为零；半导体体内电阻为零；氧化层完全不导电。能带应是平的；半导体表面处S=0。,电压分布,VG一部分降落在氧化层中，另一部分降落在半导体表面（空间电荷区，而体内电压降为零）。,把MOS电容看作为一个平行板电容器，并且由上面电压关系得知，MOS电容实际就是由一个氧化层电容和一个半导体中空间电荷区电容的串联结构组成的。,氧化层单位面积电容,Xox 氧化层厚度；0 真空介电常数；OX 氧化层相对介电系数。,式（7-2）,半导体微分电容,W 耗尽层宽度；S 半导体相对介电常数,理想MOS结构总电容,（100）硅

17、，掺杂ND=9.11014/cm3Xox=0.119m，高频（1MHz）和低频（准静态）条件下实际测得C-V特性曲线。分情况讨论略。,理想MOS的C-V特性曲线,实际MOS的 C-V特性曲线,1）氧化层内正电荷对C-V特性的影响,氧化层内正电荷（QSS）的作用，可以看作在没有外加电压（VG=0）时，相当于施加了一个正电压，如果要消除它的影响，则应当在栅上施加一个负电压（-VFB）来抵消，使弯曲的能带重新变为平带，平带时的电容称平带电容，用CFB表示，如图所示。图中可见，正电荷总是使C-V曲线产生左移影响。,正电荷引起C-V曲线移动（左图P型衬底，右图N型衬底）,2）金属-半导体功函数的影响,真

18、空能级和费米能级之间的能量差称为材料的功函数（）。不同材料，具有不同功函数，因而MOS结构的两个电极（金属、半导体）就会存在功函数差（MS）。由于铝功函数小于半导体，不管是N型还是P型半导体，功函数差MS都是负值；而一般铝和N型半导体的MS总比与P型半导体的MS来得小。MS使C-V曲线产生左移影响 目前更多是用高掺杂的多晶硅（polysilicon）来代替铝制作栅极，N+多晶硅效果与铝作用一致，但实际功函数差略大于铝。P+多晶硅代替铝，造成功函数差却是正的，对于N型衬底的作用是极为有利的。,3）掺杂浓度、氧化层厚度、温度对C-V特性影响,掺杂浓度提高，高频反型电容会大大增加，耗尽偏置区将大大展

19、宽。曲线上表现为电容下降的耗尽范围从1V左右扩展到2V以上，反型区域最小电容值按（倍/数量级）增加，呈底部抬高之势。而无曲线平移，且积累区电容固定，各掺杂浓度重叠一致。如图所示为不同P型掺杂浓度对MOS电容高频C-V特性影响。,温度对C-V特性影响如图所示，它对反型偏置电容有中等敏感度，其他区域则基本上不随温度变化。,氧化层厚度增加也会使耗尽偏置区展宽，并使高频反型电容升高，形式与掺杂一致，主要由于展厚氧化层将分担更大比例电压所致。,7.4 MOS结构的阈值电压,通常把使半导体表面强反型（s=2F）所需加在金属栅极上的电压定义为阈值电压，又可称开启电压。,理想MOS结构的阈值电压（P型半导体衬

20、底）,耗尽层中电荷量,式（7-7）,式（7-8）,W 耗尽层宽度,当s=2F时，W=Wm,式（7-10）,P型半导体衬底理想MOS 结构阈值电压表达式,N型半导体衬底理想MOS 结构阈值电压表达式,【例7-1】一个衬底NA=1017cm-3的理想MOS结构，设氧化层厚度Xox=50，试计算单位面积氧化层电容COX和s=2F的值。最大耗尽层宽度Wm和半导体中每单位面积的空间电荷QSC的值。二氧化硅和硅的相对介电常数分别是3.9和11.9。,解：由式（7-2）得,由式（7-7）得,由式（7-10）得,由式（7-8）得,实际MOS结构的阈值电压（P型半导体衬底）,在实际MOS结构中，由于固定氧化层正电荷（QSS）以及功函数差的作用都是使平带电压偏移，半导体表面能带向下弯曲，而要克服它们的影响，必须在栅上施加一个VFB电压（负的），来拉平下弯能带，而使之成为理想MOS结构，由此可见，实际MOS结构的阈值电压VT比理想MOS结构的阈值电压多出一个VFB电压值。,由P型半导体构成的实际MOS结构,由N型半导体构成的实际MOS结构,【例7-2】对【例7-1】中，假设N+多晶硅与衬底的平带电压为-1.10V，试计算阈值电压。,解：由例7-1中，可以得到COX6.9010-7 F/cm2，2F0.82V，则,